JPS58134451A - 多連フレ−ム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本□発明はキャリアパッケージ履の半導体装置に好運な
多連フレームに関し、４１にパッケージの薄層化、低コ
スト化を実現しかつ半導体装置の自動組立を可能にした
多連フレームに関するものである。

一般にチップキャリアと称せられるキャリアパッケージ
履の半導体装置は、回路基板上に直接載置してｌ１回路
基板の配一端子と上記半導体装置の外部接続端子とを接
続するだけで実装を完成し得るため、実輪作業の容易化
や上記半導体装置が実装される装置全体の薄型化に有効
であり、その需費は増々増大する傾向にある。しかしな
がら、従来のこの種のパッケージはセラミックな材料と
しかつその製造に際してはグリーンプロセスを使用して
いるため、パッケージ全体の厚さの低減に限界が生じて
薄型化の障害になっている。また、前述のグリーンプロ
セスは多１１ｍにわたるためセラミックの材料価格と合
わせてパッケージ全体が高価格罠なるり更に、セラミッ
クは実装用基板として一般に使用されているガラスエポ
キシ等のプリント回路基板とは熱膨張率が大幅に相違し
ているため、セラミックのパッケージをこの糧のプリン
ト回路基板に直接固着接続したときには温度変化に伴な
ってパッケージとプリント回路基板との間に熱膨張差に
基づく応力が発生し、接続が破損さｒすることかある。

更に、従来のこの糧のパッケージで間離となる点は、各
パッケージは１個づつ単独にしか製造できないことであ
り、リードフレームのように多連化できないことである
。このため、このパッケージの組立を自動化する際の障
害になり、かつ製造効率の向上に限界が生する等の原因
となっている。

したがって本発明の第厚の目的は、上記したパッケージ
の薄型化、低コスト化を達成ｊることが・：・１：。

↑きる多連フレームを提供することにある。本発明の第
２の目的は、上記パッケージのプリント回路基板への実
ｆ＆を容易にすることができる多連フレームＶ提供する
ことにある。更に本発明の第３の目的は、パッケージ組
立の全自動化を可能にすると共に組立効率の向上を図る
ことができる多連フレームな提供することにある。

以下、本発明を図示の実施例により説明する。

凧１図は本発明の多連フレームＩＹ示しており、この多
連フレームｌは短冊状に形成したカラスエポキシ等の板
材からなる基板２と一体ＫＩＩｌｌａ個（本例ｆは５個
）のペース３を多連に形成している。

各ペース３は表面中央に半導体素子ベレット取着用の凹
部４を有すると共に、その８曲にはインナリード６を有
し、かつ裏面には前記インナリード６に連絡部７を介し
て接続されたアウタリード８を有しており、これらイン
ナリード、連絡部、アウタリードと↑リード５を構成し
ている。また、前記ベース基板２の両側には適宜ピッチ
（ペース、１へ ３のピッチに等しい）をおいてガイド孔９を連設、′１
・。

している。　　　　□ 次ＫＩＩＪ配多連フレームｌの評細を、第２図人）〜山
に示す製造■柳に従って綬明する。

先ず、内因に示すように、短冊状をしたガラスエポキシ
板ｌＯの表層面（上下面）に夫々導電層としての銅箔１
１，１２を形成した基板２を用意する１次に、（Ｂ）図
に示すように形成されるべきパッケージＰの外縁に沿う
ようにしてかつ形成されるべきリード５に接続され得る
基板２上の位置に上下に貫通するスルーホール１３をリ
ード相嶺数だけ形成する。そして、（Ｃ）図に示すよう
にこのスルーホール１３の内周面に無電解めっきを行な
って前記連絡部７としての鋼めつき層１４を形成し。

この銅めっき層１４にて上下面の各銅箔１１，１２を導
通し得るようにする。その後、ρ）図、（Ｅ）図に示す
ように基板２の上、下面の各銅箔１１．．１２をホトエ
ツチングし、夫々論文した１数本のインナリード６とア
ウタリード８を形成する。ホトエツチングは、ホトレジ
スト膜形成、パターン露光。

埃儂により形成したホトレジストパターン膜を利用して
銅エツチングするものであることは１つまでもない。ま
た、このエツチングに際し、表面のインナリード６は夫
々独立した形状としているが、アウタリード８はパッケ
ージの外縁に沿うよりも外側の部分８Ａにおいて各リー
ドが導通するように形成しており、また各パッケージの
アウタリードを連絡＠１５にて接続させることも行なわ
れる。

この結果、各インナリーｔ゛６はスルーホール１３内の
鋼めっき層１４を介して各７ウタリーＦ８に接続され、
夫々はインナリード６、スルーホール７、アウタリード
８で独立したリード５を構成するが、前述したアウタリ
ード形状や連絡＠Ｉｓによってこの状ｌＩ′ｒ″は全て
のり−ド５は導通状態にある。

以上のようにしてリード５を形成した上で、（Ｆ）図の
よう、に基板２の上面のインナリード６の中希部分ニ保
■レジン１６を帯状にスクリーン印刷尋によって形成す
る。この保饅レジン１６は必要に応じて行なえばよ（、
不必要ならば形成しなくても良い。この帯状保膜レジン
１６が塗布されない部分は次ＩＩＩにおいてＮｉ下地め
っきとＡｕめつきを行なう。このめっきは電気めっきで
トリ、前記連結線１５とアウタリード８の導通作事によ
って一本のリードへの電源接続だけで全リードへのめっ
きを行なうことができる。

次に０図に示すように基板２の上面、つまりバ・ッケー
ジの中央部分を半導体素子（ペレット）よりも若干大寸
法の方形に座ぐり加工して凹部４を形成し、かつ１図に
示すようにパッケージの外縁に沿って四辺を打抜いて溝
１７を形成する。この溝１７により、形成されるべきパ
ッケージベース３は溝１７間に形成された４本の橋絡部
１８によって外周部（フレーム部）１９に懸吊支持され
た状態とされる。したがって、その後において細巾の橋
絡部１８を切断すればパッケージベース３を簡単に得る
ことができる。また、前記溝１７はその内縁をスルーホ
ール１３に沿わせているため、溝によってスルーホール
１３内部（金めつきされた銅めっき層１４）はベース３
の外縁に露呈される。これと同時に溝１７はアゆタリー
ド８の外儒部位８Ａを打ち抜くので、（１１−に示すよ
うに各アウタリード８は夫々切離されて絶縁状態とされ
、かつ連絡４９１５も切断されて各ベース間て゛の導通
もなくなる。なお、この溝１７の打抜きと同時に基板２
０両側に？８ってｌｌ１Ｉｌ１１ａｌのガイド孔９を形
成するＯ 以上のようにして形成された多連フレームｌは、したが
って従来から存在している金属板からなる多連リードフ
レームと同様にして自動組立工程に供され、半導体素子
（ペレット）の刺止が行なわれる。つ１す、ガイド孔９
を利用して多連フレームｌを長平方向に順送りしながら
ペレットボンダやワイヤボンダに供給し、一方のベース
３ａから他方のベース３Ｃへと組立てを行なう。因みに
、この多連フレームｌへの組立工程は、第３図に断面図
を示すように、ベース３の凹部４内底面に適宜の接着剤
にて半導体素子ペレット２０を固着し、その上で前記イ
ンナリード６め各内―先端とペレット２０の電極パッド
の間をワイヤ２１にて接続する。しかる後、刺止用のレ
ジン２２をパッケージベース３上にボッ”ｆ”（インク
等によって滴下してペレット２０．ワイヤ２１およびイ
ンナリード６を隠蔽刺止することにより完成される。し
たがって、セラミックベースのように１個づつ独立した
ものと異な’ｌ］立ての自動化を可能にしかつ製造効率
の向上を図ることができるの１ある。

そして、以上のように多連フレームｌに組立てを完了し
た後は、橋絡部１８を適宜に切断すれば完成されたパッ
ケージはフレーム部１９から切離され、第４図囚、（Ｂ
）に示すように夫々独立したパッケージとして形成され
るのｒ′ある。図中、２３は実装用基板、２４はプリン
ト回路である。

なお、多連フレームとしては各パッケージの電力供給部
を互に共通線にて導通させた状態で完成させてもよい。

ごのようにすれは、パッケージの完成後に前記共通線の
一部に通電するだけで全部のパッケージに同時に通電を
行なうことができ、エージング作業を容易にかつ高能率
に行なうことができる。所定の温度、電圧１時間ｆのエ
ージングの完了後は前記共通線を切断する第２の打抜き
を行なえば、各パッケージを電気的に独立したものとし
て構成ｆきる。

ここマ、ベース基板の材料として前Ｐ実施例ではガラス
エポキシを使用しているが、その外にポリエステル、ポ
リイミド、紙フェノール、トリアジン郷を利用してもよ
い。ｆたリードにはワイヤのボンダビリティや半田付は
性を考慮して金めつきを施しているが、場合によっては
ＡＪ＃　ＡＬＮｌめっきを施すようにしてもよい。更に
、パワーＩＣのように放熱性を１視する場合には、ベー
ス３のアウタリード８が形成される面（ベレット付は用
の凹部４形成面とは反対面）にヒートシンクとしての銅
箔を形成すれば良い。この銅箔の形成は、上紀第２図（
Ｅｌにおいて銅箔１２をホトエツチングする時に、アウ
タリード８で囲まれる基板２の領域に上記アウタリード
８とは分離して銅箔が残るようにホトエツチングすれば
艮い。このようにして、ヒートシンクとなる鋼箔を形成
した場合を、第５図に示す。同図において、２５がヒー
トシンクとなる銅箔てトる。他の番号は、上記第２図□
□□）の場合と同じである。

又、他の方法として、上記のような銅箔２５形成後ベー
ス３の中央を貫通する穴を形成し、上１銅箔２５がベー
ス表面１１に露出するようにしても良い。この場合半導
体ペレットは上記穴部において、銅箔２５に直接接続さ
れるため放熱特性が一段と良好になる。このようなフレ
ームを用いて、半導体装置を形成した場合を第６図に示
す。同図において、２５はヒートシンクとなる銅箔、２
０は貫通孔内に配置されかつ上記ヒートシンクに固着さ
れた半導体ペレットである。上記ペレット２０はレジン
２２によって橙わｎている。

上記ヒートシンク２５形成において、その厚さが不充分
と思われる場合はめつき或いは他の銅箔を１ねて増摩し
てもよい。又、銅箔の代りに鋼板を使用しても良い。

以上のように本発明の多連フレームによれば、ガラスエ
ポキシ等を材料とする基板に書数個のベースを多連に形
成すると、共に、各ペースにはリードを形成して半導体
装±１（ベレイト）のバツケーー。

ジを可能にしているので、・１．禎畿個のノ・ツケージ
を一枚の基板に組立てることが′ｒ′き、しかもこの組
立ては従来のリードフレームと同様に自動組立機にて行
なうことができるので、パッケージの組立の自動化を図
って船室効率の向上を達成て・きる。

また、このようにして組立てられた半導体装置によれば
、パッケージ全体の厚さは略基板と同等の厚さで済み薄
型化を図ると共に、製造工程数が少なくかつ効率がよい
ので低コストに製作できる。

更に、ベースは通常０実装用基板と熱膨張率が略等しい
ので実装用基板へ直接パッケージを実装しても接続破損
が生ずることはない等の効果な奏する。

【図面の簡単な説明】

第１図は本発明の多連フレームの概略斜視図、第２図＾
）〜山はその製造工程を示す図で囚、　（Ｂｌ。 （坊、　（Ｆｌ、　ｌｏｔ、　（）Ｉは表斜視図、（Ｑ
は断面図、（Ｅ）、山は皇斜視図、第３図は組立状態の
断面図、第４図囚、（Ｂ）は完成パ、１コケージの斜視
図、第５図は他の実施例による多−フ・−・形成の一工
程を示す農斜視図、第６図台−さらに他の実施例による
多連フレームを用いて、半導体装置を形成したところを
示す断面図である。 ｌ・・・多連フレーム、２・・・基板、３・・・ペース
、４・・・凹部、５・・・リード、６・・・インナリー
ド、７・・・連絡部、８・・・アウタリード、９・・・
ガイド孔、１３・・・スルーホール、１４・・・銅めつ
き層、１５・・・連絡線、１６・・・保論レジン、１７
・・・溝、１８・・・橋絡部、１９・・・フレームＩＳ
、２０・・・ペレット、２１・・・ワイヤ、２２・・・
レジン。 第　　１　　図 第　　３　　図 第　　２　　図 竿２図 （Ｄ） （ξう 第　　２　　図 （Ｆ） 第　　２　図 （Ｈ） 第　　４　　図 （Ａ＞ （７５） 第　　５　　図 第　　６ｒ′ ′、″

Claims (1)

1. 【特許請求の範囲】 １、ガラスエポキシ勢を材料とする長方形状の基板に複
   数儒のパッケージベースを一体にか□つ切離可能に設け
   ると共に、前記パッケージベースにはインナーリードや
   アウタリード等のリードを形成し、半導体素子ペレット
   の接続な可能に構成したことｔ４１像とする多連フレー
   ム。 ２、パッケージベースは、よ−ス胸辺に打抜いた溝間に
   形成した橋絡部にてフレーム部に支持されてなる特許請
   求の範囲第１塙記載の多連フレームウイ、ベース中央に
   はペレット固着雨の一部を形成してなる特許請求の範囲
   第１項または第２項記載の多連フレーム。 ４、　リードはベース表面に形成したインナリードと、
   ペースＪ１面に形成したアウタリードと、ベースｖｊＩ
   通して前記インナリードとアウタリードとを導通させる
   スルーホールとからなる特許請求の範囲第１項ないし第
   ３項のいすｔかに記載の多連フレーム。