JPH05183067A - リードレスパッケージの外部電極構造及びその製造方法 - Google Patents
リードレスパッケージの外部電極構造及びその製造方法Info
- Publication number
- JPH05183067A JPH05183067A JP4143558A JP14355892A JPH05183067A JP H05183067 A JPH05183067 A JP H05183067A JP 4143558 A JP4143558 A JP 4143558A JP 14355892 A JP14355892 A JP 14355892A JP H05183067 A JPH05183067 A JP H05183067A
- Authority
- JP
- Japan
- Prior art keywords
- external electrode
- solder
- electrode structure
- protrusion
- conductive pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W42/00—Arrangements for protection of devices
- H10W42/20—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/65—Shapes or dispositions of interconnections
- H10W70/657—Shapes or dispositions of interconnections on sidewalls or bottom surfaces of the package substrates, interposers or redistribution layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/0198—Manufacture or treatment batch processes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
- H10W76/60—Seals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
(57)【要約】
【目的】 半田付けによるリードレス部品の実装の際
に、接続の目視確認が可能で、洗浄時にフラックス残渣
が生じず半田ボールも除去できるようにし、接続の信頼
性向上を図る。また多数の外部電極を同時に一括形成で
きる構造とする。 【構成】 セラミック基板１０に設けた外部電極形成用
の導電パターン１６に、融点が２４０〜３３０℃の高温
半田の半球状（高さ０．２〜１．０mm程度）の突起部１
８を設けて外部電極とする。突起部は、その先端に平面
部を有する構造でもよい。Ｍｏ−ＭｎやＷ等のメタライ
ズ層上に突起部を設けてもよい。突起部はリフロー法や
フロー法で形成する。リードレス部品を実装基板に実装
するには普通半田を用いる。
に、接続の目視確認が可能で、洗浄時にフラックス残渣
が生じず半田ボールも除去できるようにし、接続の信頼
性向上を図る。また多数の外部電極を同時に一括形成で
きる構造とする。 【構成】 セラミック基板１０に設けた外部電極形成用
の導電パターン１６に、融点が２４０〜３３０℃の高温
半田の半球状（高さ０．２〜１．０mm程度）の突起部１
８を設けて外部電極とする。突起部は、その先端に平面
部を有する構造でもよい。Ｍｏ−ＭｎやＷ等のメタライ
ズ層上に突起部を設けてもよい。突起部はリフロー法や
フロー法で形成する。リードレス部品を実装基板に実装
するには普通半田を用いる。
Description
【０００１】
【産業上の利用分野】本発明は、ハイブリッドＩＣのよ
うな電極数の多いリードレスパッケージ構造の電子部品
における外部接続用の電極に関し、更に詳しく述べる
と、高温半田からなる突起部によって表面実装に対応可
能とした外部電極構造及びその製造方法並びに使用方法
に関するものである。
うな電極数の多いリードレスパッケージ構造の電子部品
における外部接続用の電極に関し、更に詳しく述べる
と、高温半田からなる突起部によって表面実装に対応可
能とした外部電極構造及びその製造方法並びに使用方法
に関するものである。
【０００２】
【従来の技術】ハイブリッドＩＣのように単一基板上に
複数個の半導体素子を搭載し多数の外部電極を有する電
子部品では、パッケージ自体の小型化と共に実装時の占
有面積の低減（実装密度の向上）が重要である。様々な
パッケージ構造が開発されているが、実装時の占有面積
を低減するという観点では、基本的にはリードレスパッ
ケージ構造が最も有利である。
複数個の半導体素子を搭載し多数の外部電極を有する電
子部品では、パッケージ自体の小型化と共に実装時の占
有面積の低減（実装密度の向上）が重要である。様々な
パッケージ構造が開発されているが、実装時の占有面積
を低減するという観点では、基本的にはリードレスパッ
ケージ構造が最も有利である。
【０００３】従来のリードレスパッケージにおける外部
電極の構造も様々開発されている。例えば、セラミック
基板の底面（実装基板との対向面）に設けた回路パター
ンをそのまま外部電極として利用する構造の他、セラミ
ック基板の底面に設けた外部電極形成用の導電パターン
に普通半田の突起部を盛り上げた構造もある。このよう
なリードレス部品は、実装基板（プリント配線基板）上
に搭載してリフロー法あるいはフロー法により回路パタ
ーンに半田付けし、電気的並びに機械的接続を行う。
電極の構造も様々開発されている。例えば、セラミック
基板の底面（実装基板との対向面）に設けた回路パター
ンをそのまま外部電極として利用する構造の他、セラミ
ック基板の底面に設けた外部電極形成用の導電パターン
に普通半田の突起部を盛り上げた構造もある。このよう
なリードレス部品は、実装基板（プリント配線基板）上
に搭載してリフロー法あるいはフロー法により回路パタ
ーンに半田付けし、電気的並びに機械的接続を行う。
【０００４】
【発明が解決しようとする課題】しかし上記のような外
部電極構造では、実装時にセラミック基板と実装基板と
が密着しがちなため、半田による電気的接続を目視で検
査することが不可能であるし、洗浄を行ってもフラック
スが残ったり、半田ボール（余分の半田がボール状にな
ったもの）が付着し短絡事故を引き起こす虞れがある。
またセラミック基板と実装基板とは、熱膨張係数やヤン
グ率が異なるため、熱サイクルなどによる応力や反りな
どの変形によって接続箇所に歪みが発生し易い。
部電極構造では、実装時にセラミック基板と実装基板と
が密着しがちなため、半田による電気的接続を目視で検
査することが不可能であるし、洗浄を行ってもフラック
スが残ったり、半田ボール（余分の半田がボール状にな
ったもの）が付着し短絡事故を引き起こす虞れがある。
またセラミック基板と実装基板とは、熱膨張係数やヤン
グ率が異なるため、熱サイクルなどによる応力や反りな
どの変形によって接続箇所に歪みが発生し易い。
【０００５】このような問題を一部解決できるものとし
て、外部電極として導電性ゴムからなる半球状の突起部
を用いる構成も提案されている。この外部電極構造で
は、導電性ゴムによってセラミック基板や実装基板の反
りは吸収できるが、実装基板との接続に半田付けを使用
することはできず、補助具によりリードレス部品を押し
付けるか、熱圧着などの方法によらざるを得ない。また
導電性ゴムの突起部は、セラミック基板に対して所定の
位置に１個１個取り付けねばならないから、工数が大と
なる。
て、外部電極として導電性ゴムからなる半球状の突起部
を用いる構成も提案されている。この外部電極構造で
は、導電性ゴムによってセラミック基板や実装基板の反
りは吸収できるが、実装基板との接続に半田付けを使用
することはできず、補助具によりリードレス部品を押し
付けるか、熱圧着などの方法によらざるを得ない。また
導電性ゴムの突起部は、セラミック基板に対して所定の
位置に１個１個取り付けねばならないから、工数が大と
なる。
【０００６】本発明の目的は、上記のような従来技術の
欠点を解消し、電気的並びに機械的接続の信頼性が高
く、接続の目視確認が可能で且つフラックス残渣や半田
ボールの問題が生じず、一度に形成できるため生産性も
良好となるようなリードレスパッケージの外部電極構造
を提供することである。
欠点を解消し、電気的並びに機械的接続の信頼性が高
く、接続の目視確認が可能で且つフラックス残渣や半田
ボールの問題が生じず、一度に形成できるため生産性も
良好となるようなリードレスパッケージの外部電極構造
を提供することである。
【０００７】
【課題を解決するための手段】本発明は、リードレスパ
ッケージで用いるセラミック基板に設けた外部電極形成
用の導電パターンに、融点が２４０〜３３０℃の高温半
田からなる突起部を形成した外部電極構造である。高温
半田からなる突起部は、半球状もしくはそれに類似の形
状、あるいはそれらの先端が平面部を有する形状に膨出
し、その高さは０．２〜１．０mm程度にするのがよい。
外部電極形成用の導電パターンは例えば四角形以上の多
角形状、多角形の一部が円弧状をなす形状、円形状など
であり、そのような形状は導電性材料のみによって規定
してもよいし、導電性材料上に形成した有機又は無機の
絶縁層の開口形状によって規定してもよい。また外部電
極形成用の導電パターンとして、Ｍｏ−Ｍｎ（モリブデ
ン−マンガン）又はＷ（タングステン）のメタライズ
層、あるいはＣｕ（銅）、Ａｇ−Ｐｄ（銀−パラジウ
ム）、Ｐｔ−Ａｇ（白金−銀）のメタライズ層を設け
て、その上に高温半田からなる突起部を形成してもよ
い。
ッケージで用いるセラミック基板に設けた外部電極形成
用の導電パターンに、融点が２４０〜３３０℃の高温半
田からなる突起部を形成した外部電極構造である。高温
半田からなる突起部は、半球状もしくはそれに類似の形
状、あるいはそれらの先端が平面部を有する形状に膨出
し、その高さは０．２〜１．０mm程度にするのがよい。
外部電極形成用の導電パターンは例えば四角形以上の多
角形状、多角形の一部が円弧状をなす形状、円形状など
であり、そのような形状は導電性材料のみによって規定
してもよいし、導電性材料上に形成した有機又は無機の
絶縁層の開口形状によって規定してもよい。また外部電
極形成用の導電パターンとして、Ｍｏ−Ｍｎ（モリブデ
ン−マンガン）又はＷ（タングステン）のメタライズ
層、あるいはＣｕ（銅）、Ａｇ−Ｐｄ（銀−パラジウ
ム）、Ｐｔ−Ａｇ（白金−銀）のメタライズ層を設け
て、その上に高温半田からなる突起部を形成してもよ
い。
【０００８】このような外部電極を製造するには、セラ
ミック基板の未分割多数個取り品を用意し、その一方の
面に外部電極形成用の導電パターンを形成し、該導電パ
ターンに高温半田からなる突起部をリフロー法あるいは
フロー法で一度に形成する。その後、基板を分割してリ
ードレス部品を作製する。このようにして得られるリー
ドレス部品を実装基板に接続するには、リードレス部品
を実装基板に搭載し、普通半田を用い、該普通半田の融
点以上で高温半田の融点未満の温度に加熱して普通半田
のみ溶融し、高温半田からなる突起部と実装基板の配線
パターンとを接続すればよい。
ミック基板の未分割多数個取り品を用意し、その一方の
面に外部電極形成用の導電パターンを形成し、該導電パ
ターンに高温半田からなる突起部をリフロー法あるいは
フロー法で一度に形成する。その後、基板を分割してリ
ードレス部品を作製する。このようにして得られるリー
ドレス部品を実装基板に接続するには、リードレス部品
を実装基板に搭載し、普通半田を用い、該普通半田の融
点以上で高温半田の融点未満の温度に加熱して普通半田
のみ溶融し、高温半田からなる突起部と実装基板の配線
パターンとを接続すればよい。
【０００９】
【作用】本発明では外部電極が高温半田の突起部で構成
されるため、普通半田によるリードレス部品接続の工程
では溶融せず、その突起部の高さだけセラミック基板と
実装基板との間に隙間が生じる。このことが、実装後の
接続確認を目視検査で行うことを可能とし、洗浄時にお
けるフラックス残渣及び半田ボール付着の問題を解消さ
せる。また半田の突起部と前記隙間の存在が、温度サイ
クルや基板の反りによる歪みを緩和する。
されるため、普通半田によるリードレス部品接続の工程
では溶融せず、その突起部の高さだけセラミック基板と
実装基板との間に隙間が生じる。このことが、実装後の
接続確認を目視検査で行うことを可能とし、洗浄時にお
けるフラックス残渣及び半田ボール付着の問題を解消さ
せる。また半田の突起部と前記隙間の存在が、温度サイ
クルや基板の反りによる歪みを緩和する。
【００１０】更に半田による外部電極構造は、多数の突
起部の一括形成を可能とし、また実装時の普通半田によ
る電気的並びに機械的接続を信頼性のあるものとする。
起部の一括形成を可能とし、また実装時の普通半田によ
る電気的並びに機械的接続を信頼性のあるものとする。
【００１１】
【実施例】図１は本発明に係るリードレスパッケージの
外部電極構造の一実施例を示している。セラミック基板
１０上に複数の半導体素子等（図示せず）を搭載し、キ
ャップ１２を被せて封止し、リードレス部品１４を構成
する。セラミック基板１０の底面（実装基板との対向
面）には相対する二辺方向に外部電極形成用の導電パタ
ーン１６を設け、それに融点が２４０〜３３０℃の高温
半田からなる半球状の突起部１８を形成し、これを外部
電極（実装基板への接続用の電極）とする。
外部電極構造の一実施例を示している。セラミック基板
１０上に複数の半導体素子等（図示せず）を搭載し、キ
ャップ１２を被せて封止し、リードレス部品１４を構成
する。セラミック基板１０の底面（実装基板との対向
面）には相対する二辺方向に外部電極形成用の導電パタ
ーン１６を設け、それに融点が２４０〜３３０℃の高温
半田からなる半球状の突起部１８を形成し、これを外部
電極（実装基板への接続用の電極）とする。
【００１２】図１に示す例では、突起部１８を形成する
ための円形の導電パターン１６を導電性材料のみで規定
している。導電パターンを円形にすると、突起部が半球
状に盛り上がり、その結合強度が大きくなるし、突起高
さも大きくできるため好ましい。突起部１８は、その高
さｔが０．２〜１．０mm程度になるようにする。セラミ
ック基板と実装基板との間にこの程度の隙間が残れば、
半田付け接続部分の目視による確認ができ、フラックス
洗浄も容易となるし、半田ボールの除去も行えるからで
ある。また本発明で使用する高温半田としてはＩｎ（イ
ンジウム）含有量が３０重量％以下のＩｎ−Ｐｂ系、Ｐ
ｂ（鉛）含有量が８５重量％以上のＰｂ系、Ｓｂ（アン
チモン）含有量が１５重量％以下のＰｂ−Ｓｂ系又はＳ
ｎ−Ｓｂ系などがある。導電パターンは、上記のような
円形状の他、四角形以上の多角形状、多角形の一部を円
弧状にした形状などでもよい。
ための円形の導電パターン１６を導電性材料のみで規定
している。導電パターンを円形にすると、突起部が半球
状に盛り上がり、その結合強度が大きくなるし、突起高
さも大きくできるため好ましい。突起部１８は、その高
さｔが０．２〜１．０mm程度になるようにする。セラミ
ック基板と実装基板との間にこの程度の隙間が残れば、
半田付け接続部分の目視による確認ができ、フラックス
洗浄も容易となるし、半田ボールの除去も行えるからで
ある。また本発明で使用する高温半田としてはＩｎ（イ
ンジウム）含有量が３０重量％以下のＩｎ−Ｐｂ系、Ｐ
ｂ（鉛）含有量が８５重量％以上のＰｂ系、Ｓｂ（アン
チモン）含有量が１５重量％以下のＰｂ−Ｓｂ系又はＳ
ｎ−Ｓｂ系などがある。導電パターンは、上記のような
円形状の他、四角形以上の多角形状、多角形の一部を円
弧状にした形状などでもよい。
【００１３】外部電極の配列形式は任意である。設置す
る外部電極の数によっては、図２のＡ，Ｂに示すよう
に、高温半田からなる突起部１８をセラミック基板１０
の底面の周辺部分に四辺方向に形成してもよい。また図
示するのを省略するが、セラミック基板の底面に格子形
に配列することも可能である。
る外部電極の数によっては、図２のＡ，Ｂに示すよう
に、高温半田からなる突起部１８をセラミック基板１０
の底面の周辺部分に四辺方向に形成してもよい。また図
示するのを省略するが、セラミック基板の底面に格子形
に配列することも可能である。
【００１４】図３及び図４は、高温半田の突起部１８を
形成するための導電パターンの形状を、導電性材料２０
の上に形成した絶縁層２２の開口形状によって規定した
例である。図３では開口形状を円形としており、図４で
は開口形状を六角形状としている。絶縁層２２は、有機
材料によるものでもよいし、ガラス・オーバーコートの
ような無機材料によるものでもよい。
形成するための導電パターンの形状を、導電性材料２０
の上に形成した絶縁層２２の開口形状によって規定した
例である。図３では開口形状を円形としており、図４で
は開口形状を六角形状としている。絶縁層２２は、有機
材料によるものでもよいし、ガラス・オーバーコートの
ような無機材料によるものでもよい。
【００１５】また図５に示すように、外部電極形成用の
導電パターンとしてＭｏ−Ｍｎ又はＷのメタライズ層２
４を設け、その上に高温半田からなる突起部１８を形成
する構造もある。これらのメタライズ層２４はスクリー
ン印刷法により前記材料のペーストを塗布し、千数百℃
の高温で焼き付けることにより形成する。このようなメ
タライズ層２４を設けるとと、これらの材料はリード線
などに用いられている材料であり半田との結合強度が非
常に強いし、メタライズ層２４の厚みの分だけ突起高さ
を大きくできるため好ましい。またコスト低減の点では
上記材料の他、Ｃｕ、Ａｇ−Ｐｄ、Ｐｔ−Ａｇのメタラ
イズ層でもよい。それらの場合、焼き付け温度は８５０
〜９００℃である。
導電パターンとしてＭｏ−Ｍｎ又はＷのメタライズ層２
４を設け、その上に高温半田からなる突起部１８を形成
する構造もある。これらのメタライズ層２４はスクリー
ン印刷法により前記材料のペーストを塗布し、千数百℃
の高温で焼き付けることにより形成する。このようなメ
タライズ層２４を設けるとと、これらの材料はリード線
などに用いられている材料であり半田との結合強度が非
常に強いし、メタライズ層２４の厚みの分だけ突起高さ
を大きくできるため好ましい。またコスト低減の点では
上記材料の他、Ｃｕ、Ａｇ−Ｐｄ、Ｐｔ−Ａｇのメタラ
イズ層でもよい。それらの場合、焼き付け温度は８５０
〜９００℃である。
【００１６】このような高温半田からなる多数の突起部
は、図６あるいは図７に示す方法により同時に一括形成
できる。いずれもセラミック基板１０の未分割多数個取
り品３０（ここでは９個取り品）の一方の面に外部電極
形成用の導電パターン３２を形成し、該導電パターン３
２に高温半田からなる突起部１８を一度に形成する。図
６に示す例はリフロー法によるものであり、セラミック
基板１０の導電パターン３２上にペースト半田をスクリ
ーン印刷又はディスペンサにより塗布し、それをリフロ
ー装置を通すことで高温半田を溶融させ、その表面張力
により半球状に盛り上げる方法である。高温半田を用い
るので、窒素雰囲気が保てる装置が好ましい。図７はフ
ロー法による例であり、導電パターン３２を有するセラ
ミック基板１０をフロー装置を通すことで高温溶融半田
を付着させ、同様に半球状に盛り上げる方法である。い
ずれにしても、多数個取り品３０について外部電極とな
る多数の高温半田の突起部１８を同時に一括形成できる
ため、極めて生産効率が高い。
は、図６あるいは図７に示す方法により同時に一括形成
できる。いずれもセラミック基板１０の未分割多数個取
り品３０（ここでは９個取り品）の一方の面に外部電極
形成用の導電パターン３２を形成し、該導電パターン３
２に高温半田からなる突起部１８を一度に形成する。図
６に示す例はリフロー法によるものであり、セラミック
基板１０の導電パターン３２上にペースト半田をスクリ
ーン印刷又はディスペンサにより塗布し、それをリフロ
ー装置を通すことで高温半田を溶融させ、その表面張力
により半球状に盛り上げる方法である。高温半田を用い
るので、窒素雰囲気が保てる装置が好ましい。図７はフ
ロー法による例であり、導電パターン３２を有するセラ
ミック基板１０をフロー装置を通すことで高温溶融半田
を付着させ、同様に半球状に盛り上げる方法である。い
ずれにしても、多数個取り品３０について外部電極とな
る多数の高温半田の突起部１８を同時に一括形成できる
ため、極めて生産効率が高い。
【００１７】このような高温半田の突起部１８を外部電
極とするリードレス部品の接続は図８に示すような工程
で行う。リードレス部品を構成しているセラミック基板
１０を実装基板４０に向けて、その外部電極（高温半田
からなる突起部１８）と実装基板４０の配線パターン４
２を対向させて位置合わせし、普通半田（６０Ｓｎ／４
０Ｐｂ半田：融点１８３〜１８８℃）を用いて、該普通
半田の融点以上で高温半田の融点未満の温度に加熱して
行う。図８の場合はペースト半田（普通半田）４４を塗
布しリフロー法で接続している。図示されていないがフ
ロー法で接続してもよい。いずれにしても普通半田４４
のみが溶融し、高温半田からなる突起部１８はほぼその
ままの形で残り、該突起部１８と実装基板４０の配線パ
ターン４２との間での電気的接続に並びに機械的接続が
達成される。
極とするリードレス部品の接続は図８に示すような工程
で行う。リードレス部品を構成しているセラミック基板
１０を実装基板４０に向けて、その外部電極（高温半田
からなる突起部１８）と実装基板４０の配線パターン４
２を対向させて位置合わせし、普通半田（６０Ｓｎ／４
０Ｐｂ半田：融点１８３〜１８８℃）を用いて、該普通
半田の融点以上で高温半田の融点未満の温度に加熱して
行う。図８の場合はペースト半田（普通半田）４４を塗
布しリフロー法で接続している。図示されていないがフ
ロー法で接続してもよい。いずれにしても普通半田４４
のみが溶融し、高温半田からなる突起部１８はほぼその
ままの形で残り、該突起部１８と実装基板４０の配線パ
ターン４２との間での電気的接続に並びに機械的接続が
達成される。
【００１８】さて上記の各実施例において、外部電極と
なる高温半田の突起部は、いずれも半球状である。セラ
ミック基板に形成する外部電極形成用の電極パターンが
円形でなく多角形であっても、半田の表面張力によって
形成される突起部はほぼ半球状となる。このような半球
状の外部電極をもつリードレス部品の接続では、半田リ
フローで実装基板に実装する際に、その配線パターンに
対して正確に位置合わせを行っていないと、ずれたまま
接続されてしまう。図９は本発明に係るリードレスパッ
ケージの外部電極構造の他の実施例を示しており、実装
時に多少の位置ずれがあっても、セルフアライメント効
果によって正しい位置に修正され、実装精度を向上させ
ることができるように工夫したものである。
なる高温半田の突起部は、いずれも半球状である。セラ
ミック基板に形成する外部電極形成用の電極パターンが
円形でなく多角形であっても、半田の表面張力によって
形成される突起部はほぼ半球状となる。このような半球
状の外部電極をもつリードレス部品の接続では、半田リ
フローで実装基板に実装する際に、その配線パターンに
対して正確に位置合わせを行っていないと、ずれたまま
接続されてしまう。図９は本発明に係るリードレスパッ
ケージの外部電極構造の他の実施例を示しており、実装
時に多少の位置ずれがあっても、セルフアライメント効
果によって正しい位置に修正され、実装精度を向上させ
ることができるように工夫したものである。
【００１９】この外部電極は、セラミック基板５０に外
部電極形成用の電極パターン５６を設け、それに高温半
田からなる突起部５８を形成したものであって、突起部
５８は半球状ではなく、その先端に平面部５８ａを有す
る膨出形状とした点が特徴である。
部電極形成用の電極パターン５６を設け、それに高温半
田からなる突起部５８を形成したものであって、突起部
５８は半球状ではなく、その先端に平面部５８ａを有す
る膨出形状とした点が特徴である。
【００２０】外部電極が単なる半球状であると、図８に
示すように外部電極の先端での点接触となり、半田リフ
ロー時のセルフアライメント効果がききにくい。しか
し、突起部５８の先端に平面部５８ａが形成されている
と、半田リフロー時のセルフアライメント効果が大きく
なって実装精度が向上する。その理由は、図１０に示す
ようにセラミック基板５０を実装基板６０に向け、その
外部電極（突起部５８）と配線パターン６２上のペース
ト半田（普通半田）６４とを対向させてリフローする
と、高温半田からなる突起部５８は面接触となるため、
部品の実装位置が多少ずれていても、ペースト半田６４
が溶融するときの表面張力が大きく作用して外部電極
（突起部５８）が配線パターン６２の中心に引っ張ら
れ、自動的に正しい位置に移動する（矢印ｍで示す）た
めである。それ故、部品実装時の位置合わせ作業が容易
となり、しかも実装精度が向上することになる。
示すように外部電極の先端での点接触となり、半田リフ
ロー時のセルフアライメント効果がききにくい。しか
し、突起部５８の先端に平面部５８ａが形成されている
と、半田リフロー時のセルフアライメント効果が大きく
なって実装精度が向上する。その理由は、図１０に示す
ようにセラミック基板５０を実装基板６０に向け、その
外部電極（突起部５８）と配線パターン６２上のペース
ト半田（普通半田）６４とを対向させてリフローする
と、高温半田からなる突起部５８は面接触となるため、
部品の実装位置が多少ずれていても、ペースト半田６４
が溶融するときの表面張力が大きく作用して外部電極
（突起部５８）が配線パターン６２の中心に引っ張ら
れ、自動的に正しい位置に移動する（矢印ｍで示す）た
めである。それ故、部品実装時の位置合わせ作業が容易
となり、しかも実装精度が向上することになる。
【００２１】高温半田からなる突起部５８の先端に平面
部５８ａを形成するには、例えば前記の図６あるいは図
７のようにして半球状にした後に、その先端を水平に切
断する方法でもよいし、加熱し軟化させた状態で先端を
水平面に押し付け整形する方法でもよい。
部５８ａを形成するには、例えば前記の図６あるいは図
７のようにして半球状にした後に、その先端を水平に切
断する方法でもよいし、加熱し軟化させた状態で先端を
水平面に押し付け整形する方法でもよい。
【００２２】
【発明の効果】本発明は上記のように外部電極を高温半
田からなる突起部で構成したことにより、普通半田によ
るリードレス部品の接続の際は溶融せず、その突起部の
高さだけセラミック基板と実装基板との間に隙間を生じ
させることができる。そのため実装後の半田付け接続確
認を目視検査で行うことができ、洗浄時にフラックス残
渣が発生せず、半田ボールが付着して短絡事故を引き起
こさせることもない。またセラミック基板と実装基板と
の熱膨張の差や実装基板の反りなどによって応力が加わ
っても、高温半田の突起部と、セラミック基板と実装基
板との間の隙間によって歪みが緩和される。
田からなる突起部で構成したことにより、普通半田によ
るリードレス部品の接続の際は溶融せず、その突起部の
高さだけセラミック基板と実装基板との間に隙間を生じ
させることができる。そのため実装後の半田付け接続確
認を目視検査で行うことができ、洗浄時にフラックス残
渣が発生せず、半田ボールが付着して短絡事故を引き起
こさせることもない。またセラミック基板と実装基板と
の熱膨張の差や実装基板の反りなどによって応力が加わ
っても、高温半田の突起部と、セラミック基板と実装基
板との間の隙間によって歪みが緩和される。
【００２３】更に高温半田による外部電極構造のため、
多数の突起部の同時一括形成が可能となり、容易に且つ
高精度で実施でき、生産性が高いし、リードレス部品実
装時も普通半田が使用できるため電気的並びに機械的接
続を容易に且つ確実に行うことができ、信頼性の高いも
のが得られる。
多数の突起部の同時一括形成が可能となり、容易に且つ
高精度で実施でき、生産性が高いし、リードレス部品実
装時も普通半田が使用できるため電気的並びに機械的接
続を容易に且つ確実に行うことができ、信頼性の高いも
のが得られる。
【００２４】特に高温半田からなる突起部の先端を平面
状とすると、セルフアライメント効果が大きくなり、実
装時に部品の位置ずれが多少あっても、半田リフローに
より正しい位置に自動的に戻るので、実装精度が向上す
る利点もある。
状とすると、セルフアライメント効果が大きくなり、実
装時に部品の位置ずれが多少あっても、半田リフローに
より正しい位置に自動的に戻るので、実装精度が向上す
る利点もある。
【図１】Ａは本発明に係る外部電極構造の一例を示す正
面図、Ｂはその底面図。
面図、Ｂはその底面図。
【図２】Ａは本発明に係る外部電極構造の他の例を示す
正面図、Ｂはその底面図。
正面図、Ｂはその底面図。
【図３】Ａは外部電極構造の別の例を示す部分正面図、
Ｂはその一部破断底面図。
Ｂはその一部破断底面図。
【図４】外部電極構造の更に別の例を示す一部破断底面
図。
図。
【図５】外部電極構造の更に別の例を示す部分正面図。
【図６】外部電極構造の形成方法の一例を示す説明図。
【図７】外部電極構造の形成方法の他の例を示す説明
図。
図。
【図８】本発明に係るリードレス部品の実装基板への取
付け方法を示す説明図。
付け方法を示す説明図。
【図９】Ａは本発明に係る外部電極構造の他の例を示す
正面図、Ｂはその斜視図。
正面図、Ｂはその斜視図。
【図１０】図９の外部電極をもつ部品の実装基板への取
付け方法を示す説明図。
付け方法を示す説明図。
１０ セラミック基板 １２ キャップ １４ リードレス部品 １６ 外部電極形成用の導電パターン １８ 高温半田からなる突起部 ２２ 絶縁層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐藤 かおり 東京都港区新橋５丁目36番11号 いわき電 子株式会社内
Claims (8)
- 【請求項１】 セラミック基板を使用するリードレスパ
ッケージにおいて、前記セラミック基板に設けた外部電
極形成用の導電パターン上に、融点が２４０〜３３０℃
の高温半田からなる突起部を形成したことを特徴とする
リードレスパッケージの外部電極構造。 - 【請求項２】 高温半田からなる突起部は、その先端に
平面部を有する形状となっている請求項１記載の外部電
極構造。 - 【請求項３】 高温半田からなる突起部の高さを、０．
２〜１．０mmとする請求項１記載の外部電極構造。 - 【請求項４】 外部電極形成用の導電パターンが、四角
形以上の多角形状、多角形の一部が円弧状をなす形状、
又は円形状である請求項１記載の外部電極構造。 - 【請求項５】 外部電極形成用の導電パターンを、導電
性材料のみで規定しているか、又は導電性材料上に形成
した有機あるいは無機の絶縁層の開口形状により規定し
ている請求項１記載の外部電極構造。 - 【請求項６】 外部電極形成用の導電パターンとしてモ
リブデン−マンガン又はタングステンのメタライズ層、
あるいは銅、銀−パラジウム、白金−銀のメタライズ層
を設け、その上に高温半田からなる突起部を形成した請
求項１記載の外部電極構造。 - 【請求項７】 セラミック基板の未分割多数個取り品の
一方の面に外部電極形成用の導電パターンを形成し、該
導電パターンに高温半田からなる突起部を一度に形成す
るリードレスパッケージの外部電極の製造方法。 - 【請求項８】 請求項１記載の外部電極構造を有するリ
ードレス部品を実装基板に搭載し、普通半田を用いて、
該普通半田の融点以上で高温半田の融点未満の温度に加
熱して普通半田のみ溶融し、高温半田からなる突起部と
実装基板の配線パターンとを接続するリードレス部品の
接続方法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4143558A JP2772739B2 (ja) | 1991-06-20 | 1992-05-08 | リードレスパッケージの外部電極構造及びその製造方法 |
| TW083102121A TW377499B (en) | 1990-12-17 | 1992-06-02 | Method of manufacturing an electrode external to semiconductor package and the same apparatus |
| US07/972,459 US5394011A (en) | 1991-06-20 | 1992-06-11 | Package structure for semiconductor devices and method of manufacturing the same |
| PCT/JP1992/000745 WO1993000705A1 (fr) | 1991-06-20 | 1992-06-11 | Structure de module de dispositif a semi-conducteurs et procede de production |
| EP92911102A EP0544915B1 (en) | 1991-06-20 | 1992-06-11 | Package structure of semiconductor device and manufacturing method therefor |
| KR1019930700450A KR930701832A (ko) | 1991-06-20 | 1992-06-11 | 반도체 장치의 패키지 구조 및 그 제조 방법 |
| DE69210183T DE69210183T2 (de) | 1991-06-20 | 1992-06-11 | Verpackungsstrukture fuer halbleiteranordnung und verfahren zu deren herstellung |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3-176184 | 1991-06-20 | ||
| JP17618491 | 1991-06-20 | ||
| JP4143558A JP2772739B2 (ja) | 1991-06-20 | 1992-05-08 | リードレスパッケージの外部電極構造及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05183067A true JPH05183067A (ja) | 1993-07-23 |
| JP2772739B2 JP2772739B2 (ja) | 1998-07-09 |
Family
ID=26475259
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4143558A Expired - Fee Related JP2772739B2 (ja) | 1990-12-17 | 1992-05-08 | リードレスパッケージの外部電極構造及びその製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5394011A (ja) |
| EP (1) | EP0544915B1 (ja) |
| JP (1) | JP2772739B2 (ja) |
| KR (1) | KR930701832A (ja) |
| DE (1) | DE69210183T2 (ja) |
| WO (1) | WO1993000705A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6143992A (en) * | 1997-09-26 | 2000-11-07 | Kyocera Corporation | Circuit board with terminals having a solder lead portion |
| JP2012009602A (ja) * | 2010-06-24 | 2012-01-12 | Nec Corp | 集積回路素子内蔵基板及び該集積回路素子内蔵基板に内蔵される集積回路素子 |
Families Citing this family (41)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0660119B1 (en) * | 1993-12-27 | 2003-04-02 | Hitachi, Ltd. | Acceleration sensor |
| JP3348528B2 (ja) * | 1994-07-20 | 2002-11-20 | 富士通株式会社 | 半導体装置の製造方法と半導体装置及び電子回路装置の製造方法と電子回路装置 |
| US5771562A (en) * | 1995-05-02 | 1998-06-30 | Motorola, Inc. | Passivation of organic devices |
| WO1998003990A1 (en) * | 1996-07-23 | 1998-01-29 | Seiko Epson Corporation | Method for mounting encapsulated body on mounting board and optical converter |
| US5976964A (en) * | 1997-04-22 | 1999-11-02 | Micron Technology, Inc. | Method of improving interconnect of semiconductor device by utilizing a flattened ball bond |
| JP3982876B2 (ja) * | 1997-06-30 | 2007-09-26 | 沖電気工業株式会社 | 弾性表面波装置 |
| US5939784A (en) * | 1997-09-09 | 1999-08-17 | Amkor Technology, Inc. | Shielded surface acoustical wave package |
| JP3914620B2 (ja) * | 1997-10-16 | 2007-05-16 | シチズン時計株式会社 | Ｉｃカード |
| KR19990068199A (ko) * | 1998-01-30 | 1999-08-25 | 모기 쥰이찌 | 프레임 형상의 몰드부를 갖는 반도체 장치용 패키지 및 그 제조 방법 |
| JP2000082774A (ja) * | 1998-06-30 | 2000-03-21 | Sumitomo Electric Ind Ltd | パワ―モジュ―ル用基板およびその基板を用いたパワ―モジュ―ル |
| JP3714088B2 (ja) * | 1999-02-18 | 2005-11-09 | 株式会社村田製作所 | 電子部品及びその製造方法 |
| JP2000307289A (ja) * | 1999-04-19 | 2000-11-02 | Nec Corp | 電子部品組立体 |
| JP2001237585A (ja) * | 2000-02-22 | 2001-08-31 | Murata Mfg Co Ltd | 電子部品及びその製造方法 |
| GB2365007B (en) * | 2000-07-21 | 2002-06-26 | Murata Manufacturing Co | Insulative ceramic compact |
| JP2002058172A (ja) * | 2000-08-11 | 2002-02-22 | Denso Corp | 車両用交流発電機の電圧制御装置 |
| US7434305B2 (en) | 2000-11-28 | 2008-10-14 | Knowles Electronics, Llc. | Method of manufacturing a microphone |
| US8617934B1 (en) | 2000-11-28 | 2013-12-31 | Knowles Electronics, Llc | Methods of manufacture of top port multi-part surface mount silicon condenser microphone packages |
| US6784086B2 (en) * | 2001-02-08 | 2004-08-31 | International Business Machines Corporation | Lead-free solder structure and method for high fatigue life |
| EP1251580B1 (en) * | 2001-04-17 | 2007-10-17 | Alcatel Lucent | Integrated microwave module and corresponding method for manufacturing it |
| US6634726B1 (en) | 2001-05-30 | 2003-10-21 | Snap-On Technologies, Inc. | Multiple drawer cabinet allowing one drawer opened at a time |
| FR2861895B1 (fr) | 2003-11-03 | 2006-02-24 | Commissariat Energie Atomique | Procede et dispositif de connexion de puces |
| US7948069B2 (en) | 2004-01-28 | 2011-05-24 | International Rectifier Corporation | Surface mountable hermetically sealed package |
| DE102005008514B4 (de) * | 2005-02-24 | 2019-05-16 | Tdk Corporation | Mikrofonmembran und Mikrofon mit der Mikrofonmembran |
| DE102005008511B4 (de) * | 2005-02-24 | 2019-09-12 | Tdk Corporation | MEMS-Mikrofon |
| DE102005008512B4 (de) | 2005-02-24 | 2016-06-23 | Epcos Ag | Elektrisches Modul mit einem MEMS-Mikrofon |
| DE102005053765B4 (de) * | 2005-11-10 | 2016-04-14 | Epcos Ag | MEMS-Package und Verfahren zur Herstellung |
| DE102005053767B4 (de) * | 2005-11-10 | 2014-10-30 | Epcos Ag | MEMS-Mikrofon, Verfahren zur Herstellung und Verfahren zum Einbau |
| DE102005061553B4 (de) * | 2005-12-22 | 2013-07-11 | Infineon Technologies Ag | Chipmodul |
| JP4821452B2 (ja) * | 2006-06-20 | 2011-11-24 | 富士電機株式会社 | 超小型電力変換装置およびその製造方法 |
| FR2921753A1 (fr) * | 2007-10-02 | 2009-04-03 | Intexys Sa | Sous-ensemble optoelectronique et procede d'assemblage de ce sous-ensemble |
| EP2515330A1 (en) * | 2009-12-18 | 2012-10-24 | Mitsubishi Electric Corporation | Electronic component package |
| PH12014500968A1 (en) | 2011-11-04 | 2014-06-09 | Knowles Electronics Llc | Embedded dielectric as a barrier in an acoustic device and method of manufacture |
| CN102779811B (zh) * | 2012-07-20 | 2015-02-04 | 华为技术有限公司 | 一种芯片封装及封装方法 |
| US9078063B2 (en) | 2012-08-10 | 2015-07-07 | Knowles Electronics, Llc | Microphone assembly with barrier to prevent contaminant infiltration |
| CN103928432B (zh) * | 2013-01-14 | 2016-09-28 | 内蒙航天动力机械测试所 | 一种表贴半导体元件气密封装结构 |
| KR102059402B1 (ko) * | 2013-04-15 | 2019-12-26 | 삼성전자주식회사 | 전자소자 패키지 및 이에 사용되는 패키지 기판 |
| DE102013106353B4 (de) * | 2013-06-18 | 2018-06-28 | Tdk Corporation | Verfahren zum Aufbringen einer strukturierten Beschichtung auf ein Bauelement |
| JP2015170770A (ja) * | 2014-03-07 | 2015-09-28 | イビデン株式会社 | プリント配線板 |
| WO2015182678A1 (ja) * | 2014-05-28 | 2015-12-03 | 日本特殊陶業株式会社 | 配線基板 |
| US9794661B2 (en) | 2015-08-07 | 2017-10-17 | Knowles Electronics, Llc | Ingress protection for reducing particle infiltration into acoustic chamber of a MEMS microphone package |
| CN108702862B (zh) * | 2016-02-19 | 2021-03-09 | 爱法组装材料公司 | 具有选择性集成焊料的rf屏蔽件 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58134451A (ja) * | 1982-02-05 | 1983-08-10 | Hitachi Ltd | 多連フレ−ム |
| JPS6049655A (ja) * | 1983-08-26 | 1985-03-18 | Fujitsu Ltd | リ−ドレスチップキャリアのバンプ形成方法 |
| JPS6428931A (en) * | 1987-07-24 | 1989-01-31 | Nec Corp | Semiconductor device |
| JPH01501465A (ja) * | 1986-11-26 | 1989-05-25 | セラミックス・プロセス・システムズ・コーポレーション | 純粋なアルミナと共に焼結するのに用いられるタングステンペーストおよびその製造方法 |
| JPH025425A (ja) * | 1988-06-22 | 1990-01-10 | Fujitsu Ltd | バンプの平面出し装置 |
| JPH02502502A (ja) * | 1987-12-09 | 1990-08-09 | マイクロエレクトロニック・パッケージング・アメリカ | 安価な気密形ピン・グリッド・アレイ式パッケージ |
| JPH02263781A (ja) * | 1989-02-22 | 1990-10-26 | L'air Liquide | セラミックの金属被覆方法 |
| JPH02312201A (ja) * | 1989-05-29 | 1990-12-27 | Hitachi Ltd | 抵抗組成物、これを用いた回路基板及び電子装置 |
| JPH0369580A (ja) * | 1989-08-08 | 1991-03-25 | World Metal:Kk | セラミックのメタライズ方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3303392A (en) * | 1963-09-10 | 1967-02-07 | Gen Systems Inc | Cooling arrangement for electronic devices |
| JPS5184681A (ja) * | 1975-01-24 | 1976-07-24 | Hitachi Ltd | Hisetsushokushikiondokeihoki |
| US4092697A (en) * | 1976-12-06 | 1978-05-30 | International Business Machines Corporation | Heat transfer mechanism for integrated circuit package |
| JPS58168141A (ja) * | 1982-03-29 | 1983-10-04 | Mitsubishi Electric Corp | デイスプレイ装置 |
| JPS5996751A (ja) * | 1982-11-26 | 1984-06-04 | Hitachi Ltd | 半導体装置 |
| FR2547113B1 (fr) * | 1983-06-03 | 1986-11-07 | Inf Milit Spatiale Aeronaut | Boitier d'encapsulation de composant electronique, durci vis-a-vis des radiations |
| JPS617657A (ja) * | 1984-06-22 | 1986-01-14 | Toshiba Corp | マルチチツプパツケ−ジ |
| DE340959T1 (de) * | 1988-05-06 | 1990-08-16 | Digital Equipment Corp., Maynard, Mass. | Schaltungschipspackung zum schuetzen gegen elektromagnetische interferenzen, elektrostatische entladungen und thermische und mechanische spannungen. |
| JPH0213796A (ja) * | 1988-06-30 | 1990-01-18 | Mitsubishi Heavy Ind Ltd | ミサイルシーカシミュレータ |
| JPH0233482A (ja) * | 1988-07-22 | 1990-02-02 | Sanden Corp | うず巻き体流体装置 |
| EP0361137A1 (de) * | 1988-09-16 | 1990-04-04 | Siemens Aktiengesellschaft | Magnetometer-Einrichtung mit einem Dewar-Gefäss zur Messung schwacher Magnetfelder |
| US5200362A (en) * | 1989-09-06 | 1993-04-06 | Motorola, Inc. | Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film |
| JPH07105608B2 (ja) * | 1990-03-01 | 1995-11-13 | 三菱電機株式会社 | マイクロ波集積回路収納ケース |
| US5147084A (en) * | 1990-07-18 | 1992-09-15 | International Business Machines Corporation | Interconnection structure and test method |
-
1992
- 1992-05-08 JP JP4143558A patent/JP2772739B2/ja not_active Expired - Fee Related
- 1992-06-11 EP EP92911102A patent/EP0544915B1/en not_active Expired - Lifetime
- 1992-06-11 US US07/972,459 patent/US5394011A/en not_active Expired - Lifetime
- 1992-06-11 WO PCT/JP1992/000745 patent/WO1993000705A1/ja not_active Ceased
- 1992-06-11 DE DE69210183T patent/DE69210183T2/de not_active Expired - Fee Related
- 1992-06-11 KR KR1019930700450A patent/KR930701832A/ko not_active Withdrawn
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58134451A (ja) * | 1982-02-05 | 1983-08-10 | Hitachi Ltd | 多連フレ−ム |
| JPS6049655A (ja) * | 1983-08-26 | 1985-03-18 | Fujitsu Ltd | リ−ドレスチップキャリアのバンプ形成方法 |
| JPH01501465A (ja) * | 1986-11-26 | 1989-05-25 | セラミックス・プロセス・システムズ・コーポレーション | 純粋なアルミナと共に焼結するのに用いられるタングステンペーストおよびその製造方法 |
| JPS6428931A (en) * | 1987-07-24 | 1989-01-31 | Nec Corp | Semiconductor device |
| JPH02502502A (ja) * | 1987-12-09 | 1990-08-09 | マイクロエレクトロニック・パッケージング・アメリカ | 安価な気密形ピン・グリッド・アレイ式パッケージ |
| JPH025425A (ja) * | 1988-06-22 | 1990-01-10 | Fujitsu Ltd | バンプの平面出し装置 |
| JPH02263781A (ja) * | 1989-02-22 | 1990-10-26 | L'air Liquide | セラミックの金属被覆方法 |
| JPH02312201A (ja) * | 1989-05-29 | 1990-12-27 | Hitachi Ltd | 抵抗組成物、これを用いた回路基板及び電子装置 |
| JPH0369580A (ja) * | 1989-08-08 | 1991-03-25 | World Metal:Kk | セラミックのメタライズ方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6143992A (en) * | 1997-09-26 | 2000-11-07 | Kyocera Corporation | Circuit board with terminals having a solder lead portion |
| JP2012009602A (ja) * | 2010-06-24 | 2012-01-12 | Nec Corp | 集積回路素子内蔵基板及び該集積回路素子内蔵基板に内蔵される集積回路素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2772739B2 (ja) | 1998-07-09 |
| KR930701832A (ko) | 1993-06-12 |
| EP0544915A4 (en) | 1993-08-18 |
| WO1993000705A1 (fr) | 1993-01-07 |
| EP0544915B1 (en) | 1996-04-24 |
| US5394011A (en) | 1995-02-28 |
| DE69210183D1 (de) | 1996-05-30 |
| DE69210183T2 (de) | 1996-10-02 |
| EP0544915A1 (en) | 1993-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05183067A (ja) | リードレスパッケージの外部電極構造及びその製造方法 | |
| KR960006710B1 (ko) | 면실장형 반도체집적회로장치 및 그 제조방법과 그 실장방법 | |
| EP0889512A2 (en) | Method for controlling solder bump shape and stand-off height | |
| JPH04192596A (ja) | 電子部品の表面実装構造 | |
| JP2643613B2 (ja) | 電気的接続接点の形成方法および電子部品の実装方法 | |
| US7064451B2 (en) | Area array semiconductor device and electronic circuit board utilizing the same | |
| JPH0846091A (ja) | ボールグリッドアレイ半導体装置 | |
| JP2001144214A (ja) | 半導体装置およびその接合構造 | |
| JPH0349211A (ja) | 電子部品 | |
| JP2001044319A (ja) | 配線基板およびその実装構造 | |
| JPH08139226A (ja) | 半導体回路装置及びその回路実装方法 | |
| JPH11274356A (ja) | 表面実装型電子部品及びその実装方法 | |
| JP2002359336A (ja) | 半導体装置 | |
| JP2003060336A (ja) | 半導体装置及び半導体パッケージの実装方法 | |
| JP2001118951A (ja) | 半導体装置 | |
| JP2751897B2 (ja) | ボールグリッドアレイ実装構造及び実装方法 | |
| JP3048236B2 (ja) | 電子部品 | |
| JP2705281B2 (ja) | 半導体装置の実装構造 | |
| JP2633745B2 (ja) | 半導体装置の実装体 | |
| JP3242858B2 (ja) | コネクタ及びその製造方法 | |
| JPH08107127A (ja) | 半導体装置 | |
| JPH09199631A (ja) | 半導体装置の構造と製造方法 | |
| JPH0758244A (ja) | 半導体パッケージ及び半導体パッケージの製造方法 | |
| JPH11233682A (ja) | 半導体装置の外部接続端子 | |
| JP3076953B2 (ja) | Ｔｇａ型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |