JPS58139193A - 電子楽器のミユ−テイング回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は電子楽器のミューティング回路番こ係り、電源
スイツチ投入後一定時間及び電源スイッチ切断後直ちに
夫々プリアンプからスピーカに至る信号伝送路を遮断す
ることにより、電源スイツチ投入時や切断時に発生する
ノイズは勿論のこと、電子楽器の音源回路、エンベロー
プ回路、中央処理装置（ＯＰＵ）その他の主回路部を動
作可能状態−こするパルス（これを本明細書ではセット
パルスという）の発生時やセット、パルス消失時におけ
るノイズをも低減し得るミューティング回路を提供する
ことを目的とする。

従来の電子楽器のミューティング回路は、電源スイツチ
投入時は電子楽器の音源回路、ＯＰＵその他の主回路部
のリセット時間、プリアンプからスピーカに至る信号伝
送路を速断し、電源スイツチ切断時は直ちに上記信号伝
送路を遮断するよう構成されており、これにより、電源
投入時や・鴫源切断時に発生するノイズを低減していた
。しかるに、この従来回路は電子楽器の上記主回路のセ
ットパルス発生と同時にミューティングを解除する構成
であったため、セットパルス発生直後の主回路が動作不
安定な状態で発生された音源信号等の信号がノイズとし
てスピーカより発音されてしまうことがあるという欠点
を有していた。

本発明は上記の欠点を除去したものであり、以下その一
実施例について図面と共に説明する。

第１図は本発明になる′電子楽器のミューティング回路
の一実施例の回路図を示す。同図中、１は電子楽器の主
回路で、音源信号を発生する音源回路、音源信号のうち
押された鍵に対応する周波数の音源信号を選択出力する
開閉回路、自動リズムタイミングパルスや自動伴奏タイ
ミングパルス等を発生するＣＰＵ　、音源信号のエンベ
ロープを波形帯形するエンベロープ回路、その他の回路
よりなる。この主回路１から取り出された波形整形され
た音源信号はプリアンプ２．結合コンデンサＣ□。

抵抗Ｒ８及び結合コンデンサ０．を夫々直列に介してパ
ワーアンプ３に供給される。このパワーアンプ３で増幅
された信号はスピーカ４に供給され、これにより発音さ
れる。

ここで、上記抵抗Ｒ，と結合コンデンサＣ３との接続点
は、電界効果トランジスタ（Ｆｇ’ｌ’）Ｑ、のドレイ
ン・ソース間の内部抵抗Ｒｆを介して接地されている。

なお、Ｒ１はＱｌの保護抵抗である。

ＦＥＴＱ、のゲートは二分岐され、一方はバイアス抵抗
Ｒ３を介して接地され、他方は保膜ダイオードＤ１．保
膿抵抗Ｒ２を夫々直列に介してＰＮＰトランジスタＱ、
のコレクタと保表抵抗Ｒ４の一端との接続点に接続され
ている゛。抵抗Ｒ４の他端は充電用抵抗Ｒ１を介してダ
イオードＤ、及びり、の各アノードに接続される一方、
充電用コンデンサＣ８を介してトランジスタＱ！のエミ
ッタと放電用ダイオードＤ、のカソードとの接続点に接
続されている。ダイオードＤ、のアノードは充電用コン
デンサＣ１を介して接地され、また充電用ダイオードＤ
１．保護抵抗Ｒ，を夫々直列に介して電源電圧ｖｄ（例
えば５Ｖ）の入力端子５に接続されている。

またトランジスタＱ、のベースはベース電流設定用抵抗
Ｒ＋、及びバイアス抵抗Ｒ２よりなる抵抗分圧回路を介
して主回路１　、０−ＭＯＳ　Ｉ（３で構成されたバッ
ファアンプ６の出力端子、及び後記の放電時だけにヒス
テリシスをもたせるためのダイオードＤ４のアノードに
夫々接続されている。ダイオードＤ４のカソードは正帰
還用抵抗Ｒ□、を介してバッファアンプ６の入力端子に
接続されている。

更に、電源電圧入力端子５はベース電流設定用抵抗Ｒ８
を介してＰＮＰトランジスタＱ３のベースに接続される
一方、保換抵抗Ｒ，，充・−用ダイオードＤ、及び充暖
用コンデンサＣ１を夫々直列に介して接地されている。

またトランジスタＱ、のエミッタはダイオードＤｌｌの
カソードとコンデンサＣ６の接続点に接続され、Ｑ３の
コレクタはバイアス抵抗Ｒ１ｏ、　）ｔｌｌよりなる抵
抗分圧回路を介してＮＰＮトランジスタＱ４のベースに
接続されている。また更に、トランジスタＱ４のコレク
タは保護抵抗Ｒ１□を介して充電用抵抗Ｒ１，、充電用
コンデンサＣ６゜及びバイアス抵抗Ｒ□４の接続点に接
続されている。

更に７はＡＯプラグ、８はトランス、９はダイオードＤ
、〜Ｄ９よりなるダイオードブリッジ型全波整流回路、
０．　、　Ｏ，は平滑用コンデンサ、Ｒ，、。

”１？は放電用抵抗である。またＳＷは電源スィッチで
ある。

次に上記の回路の動作につき説明するに、まず電源スィ
ッチＳＷを時刻ｔ□でオンにする（投入する）と、トラ
ンス８の２次側に接続された整流回路９より正の直流電
源電圧ｖＰと負の直流゛電源電圧ｖＭとが堆り出されパ
ワーアンプ３に供給される。これと同時にトラ、ンス８
の２次側に接続されている別の整流回路（図示せず）か
ら、入力端子５に第２図画に示す如く時刻ｔ８後直ちに
電圧値■ｄとなる′電源″電圧が供給され、更に主回路
ｌには■。１．プリアンプ２にはＶ。、なる値の電源電
圧が供給される。これにより、トランジスタＱ。

のエミッタにはダイオードＤ２．　Ｄ、の順方向降下電
圧を夫々０．６　Ｖとすると、Ｖ、　−１，２［Ｖ］の
値の電圧が印加され、かつ、トランジスタＱ２のコレク
タに負の電源電圧■つが供給されてトランジスタＱ２が
オンとなる。またＦＥＴ　Ｑ□の内部抵抗をるが、この
ときのＦＥＴＱ、のゲート電位はＯｖで、ＦＥＴＱｌが
オンとされているから、上記の内部抵抗は最小値であり
、よってプリアンプ２からの信号又はノイズは大なる減
衰比で減衰される（ミューティングされる）。従って、
電源スィッチＳＷの投入時のノイズが低減される。

一力、電源スイッチＳＷ投人後も引続いてトランジスタ
Ｑ４がオフ状態にされているから、上記の電源電圧■ｄ
によりコンデンサＣ０が抵抗Ｒ１ｍを通してＶｄへ向っ
て充電が開始される。このコンデンサＣ６の端子電圧（
０点の電圧）は第２図０に示す如く上昇し、この電圧値
が時刻ｔ２で■、に達すると、それ才で０■だったバッ
ファアンプ６の出力電圧（０点の電圧）がダイオードＤ
４及び抵（１ 抗Ｒ１ｓの正帰還により瞬時に第２図（Ｈ）に示す如く
Ｖｄなる値に立上る。この時刻ｔ２でＶｄへ立上る０点
の電圧はセットパルスとして主回路１に供給加され、こ
れをオフとする。これにより、コンデンサＯ１は抵抗Ｒ
１を通して負の電源電圧ｖＭによって充電され始め、ト
ランジスタＱ２のコレクタと抵抗Ｒ４との接続点■にお
ける電圧は第２図（Ｑ１ に示す如く、□２＋Ｒｓ　＋）ｔ４・ｖ、　（ｖ）へ向
って下降し始める。

０点の電圧が上記の下降を開始し、その途中の時刻１ｓ
でマイナス数Ｖになったものとすると、その時刻ｔ、で
ＦＨＴＱｌのゲート電圧（［有］点の・−圧）もこのマ
イナス数ＶにダイオードＤ１の順方向降下電圧（例えば
０．６　Ｖ　）を加えた電圧値になり、これによりＦＷ
ＴＱｌがオフとなる。ＦＢＴＱ、がオフンプ２からの信
号は殆ど減衰することなくパワーアンプ３に供給される
〇 このように、時刻ｔ１からｔ２までの時間Ｔ１で　　　
１主回路１がリセットされ、時刻ｔ２で主回路目こセッ
トパルスが供給されて動作可能状態とされるが、このと
きもＦＥＴＱ、はオンのままであり、時刻ｔ、でＦＥＴ
Ｑｌがオフとなるため、主回路ｌにセットパルスが供給
された時に発生するノイズをミューティングすることが
できる。上記時刻ｔ。

後にコンデンサ０３の充電が完了して０点の電圧中０．
６［Ｖ］となる。またコンデンサＣ６の端子電圧は第２
図０に示す如＜　Ｖｄ（：Ｖ］となる。またコンデンサ
Ｃ４にはｖｄ−０，６［Ｖ］なる電圧が充電されており
、コンデンサ０．にもｖ、　−０，６（Ｖ）の電圧が充
電されており、トランジスタＱ３はオフとされている。

なお、コンデンサ０４　ｔ　Ｃ１ｉの容量値は１００　
ａＦ程度、Ｃ＠　１０６の容量値は１０μＦ程度である
０次に電源スィッチＳＷを時刻ｔ４でオフにした（切断
した）ものとすると、電源電圧■ｄ１すなわちトランジ
スタＱ３のベース電圧は第２図（ト）に示すｍ　＜　０
　（Ｖ）へ下降していく。このトランジスタＱ３のエミ
ッタにはコンデンサＣ１の充′＃Ｉｔ％圧が印加されて
いるので、上記トランジスタＱ、のベース電圧の下降に
よりトランジスタＱ、はオンとなり、そのコレクタより
電流が出力されてトランジスタＱ４のベース電位が上昇
し、トランジスタＱ４もオンとなる。こねにより、コン
デンサＣ６の充電電荷は抵抗Ｒ１！及びトランジスタＱ
４のコレクタ、エミッタを介して放電されるため、０点
の電圧は第２図０に示す如く下降していく。０点の電圧
が０〔ｖ〕に向かって下降していく途中でＶ。

なる値になると（この時の時刻をｔ、とする）、バッフ
ァアンプ６の出力電圧は、第２図０３）に示す如く　　
　゛　　　　　　　　　　　　　　　　　　　　　　　
　　　　　　、翠瞬時にＯｖとなり、主回路ｌへのセッ
トパルスが消失する。

このバッファアンプ６の出力電圧がＯｖになると、トラ
ンジスタＱ、のベース電圧もＯｖになるが、このトラン
ジスタＱ８の・エミッタにはコンデンサ０４の端子電圧
がダイオードＤ、を介して印加されているため、時刻ｔ
、でトランジスタＱ２がオンとなる。これにより、コン
デンサ０４の充′＃ＡｌＩＣ荷はトランジスタＱ、の＝
イ；≠；コレクタ、抵ヘース、抵抗Ｒ６１Ｒ？を介して
放電される。これにより、トランジスタＱ２のコレクタ
、すなわち０点の′１位は第２図０に示す如く、時刻１
．でＶ。

−１，２（Ｖ）となり、以下漸次ｏｖへ向って減少して
いく。

０点の電位が時刻１ｓでＶｄ　−１，２（Ｖ）となると
、ダイオードＤ□がオフとなり、ＦＥＴＱ、のゲート電
位が＠２図（５）に示す如＜ＯＶになるから、ＦＩＴＱ
ｌはオンとなる。このＦＥＴＱｌのオンにより前記した
大なる減衰比でプリアンプ２からの電源スイツチ切断後
のノイズがミューティングされることになる。ここで、
主回路ｌの′区源電圧■。、とプリアンプ２の電源電圧
ｖｃ２とは夫々時刻ｔ、では完全に減衰しておらず減衰
の途中にあるので、時刻ｔ、１後もノイズを発生するこ
とがあるが、このノイズは上記ＦＥＴＱ、の□オンによ
り低減することができる。なお、コンデンサＣ４の値は
大であり１．源スイッチｓｗをオフした後例えば数秒間
ハトランジスタＱ、をオンし続けるが、このＱ。

のオン期間中に上記電源電圧ｖ　、ｖ　はｏＶにＣＩ　
　　　　　Ｃ２ 達する（減衰が完了する）。

このように、本実施例によれば、第２図に示す如く時刻
型□から時刻ｔ２までの期間をＴ１１時刻時刻から時刻
ｔ４までの期間（主回路ｌのセット時間）をＴ２９時刻
ｔ１から時刻ｔ、までのＦＥＴＱｌのオン期間をＴｓと
すると、Ｔ、　−Ｔ、なる期間（【。

〜１．）もＦＥＴＱｌをオンとしているので主回路ｌの
セットパルス入力時に発生するノイズを低減できる。ま
た時刻ｔ、から時刻ｔ、までの期間Ｔ４はＦＥＴＱ、の
オフ期間であり、パワーアンプ３の入力信号の非減衰期
間を示す。更に第２図に示す時刻ｉ４から時刻ｔ、まで
の期間Ｔ、は電源スイクチＳＷのオフ時から０点の電圧
がｖ３の値に達するまでの時間を示す。

なお、抵抗Ｒ・を１０にΩ、ＦＦｉ’ｒＱ１オン時の内
直 部抵抗Ｒｆを１０００とすると、開閉比はとなり、大な
る値が得られる。

なお、プリアンプ２からパワーアンプ３に至る伝送路の
途中に設けられるミューティング用アナログスイッチと
しては、ＦＥＴに限らずバイポーラトランジスタで構成
してもよく、また筒３図に示す如（、ＦＢＴＱ、のドレ
イン、ソースをプリアンプ２の出力側、パワーアンプ３
の入力側に接続し、このＦＥＴＱ、のゲートをダイオー
ドＤ１０及び抵抗Ｒ２を直列に介してトランジスタＱ、
のコレクタに接続する構成としてもよい。

ヒ述の如く、本発明になる電子楽器のミューティング回
路は、電子楽器の電源スイツチ投入後一定期間後に音源
回路、エンベロープ回路、中央処理装置等の電子楽器の
主回路にセットパルスを供給し、電源スイッチ切断後直
ちにセットパルスの供給を停止する回路と、上記主回路
よりパワーアンプに至る信号伝送路に設けられパワーア
ンプへの入力信号を遮断又は通過させるアナログスイッ
チと、上記セットパルスが供給され主回路へのセットパ
ルスの供給開始時点から充電用コンデンサの充゛−を開
始し、充電期間の途中まで上記アナログスイッチをして
信号遮断動作をさせた後信号通過動作とし、上記セット
パルスの供給停止により直ちに上記充電用コンデンサの
充電電荷を放電させて一定時間アナログスイッチをして
信号遮断動作をさせる信号を出力するアナログスイッチ
制御回路とよりなるため、電源スイツチ投入時と投入後
に発生するノイズを低減することができるこ゛とは勿論
のこと、主回路へのセットパルス供給時と供給停止時に
発生するノイズをも低減することができ、更にセットパ
ルス供給停止後の電源電圧減衰期間中に発生することが
あるノイズも低減することができ、また更に安価な回路
でノイズを低減することができる等の崎長を有するもの
である。

【図面の簡単な説明】

第１図は本発明回路の一実施例を示す回路図、第２図囚
〜（ト）は夫々第１図の動作説明用タイムチャート、第
３図は本発明回路の要部の他の実施例を示す回路図であ
る。 ｌ・・・主回路、２・−・プリアンプ、３・・・パワー
アンプ、４・ｅ・スピーカ、５・・・電源電圧入力端子
、６・・・バッファアンプ、８・・・トランス、ＳＷｌ
・電源スィッチ、ＱｌｌＱｌｌ・・・ミューティング用
電界効果トランジスタ（ＦＥＴ）、Ｑ、　、　Ｃ３・・
・ＰＮＰトランジスタ、Ｃ４−＠ＮＰＮ　トランジスタ
、Ｑ　　、　Ｑ　　＠拳＊結合コンデンサ、Ｏｓ、　０
４゜ｌ　　　　　　２ Ｃ５，Ｃ６・・・充電用コンデンサ、０．　、　Ｏ，・
・・平滑用コンデンサ、Ｄｌ・・・保護ダイオード、Ｄ
２・・・放電用ダイオード、Ｄ、　、　Ｄｓ＠＠＠充電
用ダイオード、Ｄ４・・・放゛一時にヒステリシスをも
たせるためのダイオード、Ｄ６〜Ｄ９・■整流用ダイオ
ード、Ｒ１，Ｒ，、Ｒ，。、　Ｒ１１，Ｒ１４・・・バ
イアス抵抗、Ｉｔ２．　）ｔ４．　Ｒ，、Ｒ，、）Ｌ１
□゛・・・保−抵抗、）（，３，ｆ（、，３・・・充電
用抵抗、Ｒｓ　、　Ｒ，・・・ベース電流設定用抵抗、
鴇、・・・正帰還用抵抗％Ｒｓ＠・”１７°＠０放電用
抵抗。 第１図 第２図 第３図

Claims (1)

【特許請求の範囲】
1. 電子楽器の電源スイツチ投入後一定期間後に音源回路、
   エンベロープ回路、中央処理装置等の電子楽器の主回路
   にセットパルスを供給し、該電源スイッチ切断後直ちに
   該セットパルスの供給を停止する回路と、該主回路より
   パワーアンプに至る信号伝送路に設けられ該パワーアン
   プへの入力信号を遮断又は通過させるアナログスイッチ
   と、上記セットパルスが供給され該主回路への上記セッ
   トパルスの供給開始時点から充電用コンデンサの充電を
   開始し、該充電期間の途中まで該アナログスイッチをし
   て信号遮断動作をさせた後信号通過動作とし、上記セッ
   トパルスの供給停止により直ちに上記充電用コンデンサ
   の充電電荷を放電させて一定時間該アナログスイッチを
   して信号遮断動作をさせる信号を出力するアナログスイ
   ッチ制御回路とよりなることを崎稙とする電子楽器のミ
   ューティング回路。