JPS5814209A - シ−ケンス表示装置 - Google Patents

シ−ケンス表示装置

Info

Publication number
JPS5814209A
JPS5814209A JP56110742A JP11074281A JPS5814209A JP S5814209 A JPS5814209 A JP S5814209A JP 56110742 A JP56110742 A JP 56110742A JP 11074281 A JP11074281 A JP 11074281A JP S5814209 A JPS5814209 A JP S5814209A
Authority
JP
Japan
Prior art keywords
sequence
input
main memory
program
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP56110742A
Other languages
English (en)
Other versions
JPH0410085B2 (ja
Inventor
Sadao Yanagida
柳田 貞雄
Shigeru Shibata
茂 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Industry and Control Solutions Co Ltd
Original Assignee
Hitachi Engineering Co Ltd Ibaraki
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Engineering Co Ltd Ibaraki, Hitachi Ltd filed Critical Hitachi Engineering Co Ltd Ibaraki
Priority to JP56110742A priority Critical patent/JPS5814209A/ja
Publication of JPS5814209A publication Critical patent/JPS5814209A/ja
Publication of JPH0410085B2 publication Critical patent/JPH0410085B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/40Data acquisition and logging

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Data Mining & Analysis (AREA)
  • Databases & Information Systems (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • General Physics & Mathematics (AREA)
  • Programmable Controllers (AREA)
  • Testing And Monitoring For Control Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、シーケンス制御装置の記憶回路に格納すれた
制御シーケンスのプログラムを、命令−語単位のように
断片的でなく、7′−ケンスl負単位のように、平面的
に各シーク/2のつシ・がv′S!で、同一画面上に四
時に表示すと、ことができる表示装置に関する。
従来のジ−タンス制御装置として、リレーシンボルによ
る表示装置がある。このリレーシンボルによるCR7表
示11、シーケンスが比較的簡単な場合C1過する。最
近シーケンス制御装置の7−ケンスは、制御の高自動化
につれ、ますます複雑となシ、従来のリレーシンボルで
シーケンスを表現すること1り、困難になってきた。そ
のため、AND。
。、。。、”ty>y、yvア7−ヶ7.□□    
−1′ るのが一般となってきた。この場合、従来のリレ   
    ン7゜−−/ y yl #表示音・o)7p
yyyy“表示とす6       :のでは、その間
の変換を要し、甚だ不便である。
本発明に、上記の従来技術の制約を無くシ、シーク・・
・制御装置のメモリ内に格納されたグ・グ      
 :、・ラム順序に従い、各プログラムをロジソクシン
ポ       :□、1 ルで表示し、かつ、各ロ、°ツクシンボル間を自動結線
してC147画面上に表示するシーケンス表示装置(6
関1・七〇目的とす6と06屯新1<′1−ケ、′スを
組んでゆくときに、操作者が扱いやす       [
い」うに工夫された表示装置jItを提供することにあ
る。
まず、本発明の前提となる表示装fjjtを詳細に説明
する。第1図は、ロジックシータンスの一例を示したも
のである。本シーダンス11、三つの入力X0OI、X
0O2の否定及びX003のANDを演算させ、その結
果を一時記憶メモ!/MOO1に記憶させる。以下同様
にそのMOOIと入力X004のORをM2O3に記憶
させ、MOO2と入力X0O5,X0O6のANDをY
OOIに出力するシーク・ンスである。
第2図は、上述のシーケンスを笑行するシーケンス制御
装置と、第1図のジ−タンスをロジックシンボルで表示
するシーケンス表示装置の構成を示す。
まず、シーケンス制御装置3が第1図のシーケンスをど
のようにして行うかを第3図(A)(B)を併用して説
明する。
ジ−タンス制御装置3への入力X0OI、〜X006は
入力回路31に取込まれる。この入力信号に、主メモリ
33に格納されたシーケンスプログラムに従って制御回
路34で演算され、その結果はリフレッシュメモリであ
るアキュムレータ(ACC)35に一時記憶される。こ
のACC35の内容を内部一時記憶メモリ36に出力し
、記憶したり、出力口w132を介して出力リレーyo
 o iK比出力る。ところで、第2図の主メモリ33
に格納されたシーケンスプログラムニ、第3図(A)に
示すように命令コードとアドレスから構成される。
まずプログラム基■で入力X0OIは命令コードS”で
取シ込まれ、シーケンス制御装&3のACC35にセッ
トされる。次にグログ2ムA■で制御回路34の働きに
よシそのACC35の値と入力X002を取込んだ否定
の値とのANDを命令コード″′/”で論理演算し、そ
の結果をACC35にセットする。プログラム基■でに
、上記ACC35のIQ容と、入力X003f)AND
を命令コード1*”で論理演算し、その結果をACC3
5にセットする。次のプログラム基■では、ACC35
の内容を命令コード=1で一時記憶メモリ36のアドレ
スMOO1にセットする。
次のプログラム■で一時記憶メモリ36のアドレスMO
OIの内容を命令コードat s”でとシ出し、ACC
35にセットする。次に■でACC35の値と入力XO
04f:とシ込んだ値とのORを命令コード+2で論理
演算し、次に■で、この演算結果を一時a己憶メモリ3
6のアドレスMOO2にセットする。
以下同様にして、第3■(A)に示すプログラムに従っ
てシ:ケンス制aを行うが、このプログラムを通常のシ
ーケンス制御装置としてハード的に示すと第3図(B)
のようになる。これらのプログラムに、本発明の対象と
するジ−タンス制御装置でにサイクリックに演算処理さ
れることによってシーケンス制御を行っている。
ここで、第3図で説明したプログラムの例の6令コード
の生なものを表にして示すと次のよっでおる。
以上の如くシーケンス演算処理される第1図に示すシー
ケンスを第2図に示すCRTI上にロジックシンボルで
表示するには次のようになされる。
本発明にかかるシーケンス表示装置は、シーケンス表示
装ft2とCRTIから構成される。
シーケンス表示装ff12に、シーケンス制御装置3の
主メモリ33に格納された第3図(A)に示すようなプ
ログラムを一時記憶するためのバッファメモリ24と、
制御回路25、本シーケンス表水装置の操作を行うため
のキーボード27、CRTに表示するためのCRTI’
1llJ(5!1回銘21.ロジック’/ :/ ホル
でCRT表示するため、バッファメモリ24に格納され
たプログラム(roロジックシンボル対応したプログラ
ムに変換するプログラムを収納したR、0M26、ロジ
ックシンボル表示用に変換されたプログラムを収納する
リフレッシュメモリ22、およびCRTにロジックシン
ボルで表示するためのシンボルジェネレータ23から構
成される。
次に、主メモリ33に格納された第3図(A)に示すプ
ログラムをCRTに表示する手順について、第4図を用
いて説明する。第2図に示すシーケンス表示装置2のキ
ーボード27に備えられた“回路読出”キーがキーイン
されると、主メモリ33に格納されたプログラムにシー
ケンス表示装ff1E2のパンツアメモリ24に取り込
まれる。ここに取込まれたプログラムは、ROM26に
格納された変換プログラムに従い、まずプログラムの命
令コードを解読し、′=1命令コードを摘出する。
次に0=1命令以前の′S”命令の摘出を行う。
次に“S″′′命令1=1命令までのステップ数と命令
コードの解!!を行い入力点数とシンボル、およびアド
レスの決定を行う。この様子を第3図(A)、(E)を
併用して説明する。まず■の1−″命令が摘出される。
次に“S#命令に■にアシ、“S″から1=″命令まで
のステップ数は3ステツプであるので、入力点数tr!
3人力であることがわかる。次に、命令コードであるが
■の/”IIAccと入力の否定とのAND、■の1*
”はACCと入力のANDであるから、シンボルはAN
Dであることが判る。各アドレスに、入力がX0O1,
X0O2,X0O3、AND出力にMoolであること
が判る。以上で1論理7子のシンボルが決定された。
次に再び、上述と岡手順で命令解読していくと、■に1
=1命令が摘出され■に“S”命令が摘出される。′S
#と6=“分合間に2ステツプで2人力であること、命
令コードが1+1に、ACCと入力とのORであるから
2人力ORシンボルで入力アドレスはMO01、XOO
4、出力アドレスはX002であることが判る。次に、
同様にして、3人力ANDシンボルで、各入力UMO0
2。
X005.X0O6、出力アドレスはYoolであるこ
とカニ判る。
以上のようにして変換グログラムが決定されるとこれら
ロジックシンボル’kcRT上に表示することになる。
このロジックシンボルは、第5図(A)に示すよりに、
基本的な画素領域3個から構成される。
まずAND−MODIがブロック(X=3.Y=1.2
.3ンに自動配置され、各人力X0O1゜X0O2,X
0O3と自動結線される。次に、OR−MOO2は、こ
のORの第1入力がMoolの出力と直線となるように
ブロック(5−2,3゜4)に自動配置され、各入力M
OOL、X0O4と自動結紐される。次にAND−YO
OIは、第J入力MOO2がMOO2の出力と直線とな
るように自動配置されようとするが、そのよりにすると
、第2人力X0O5,X0O6が結線不可となるので、
ブロック(7−4,5,6)に自動配置され、各入力と
自動結線される。
この詳細を第7図、第8図、第9図を用いて、具体的に
説明する。第7図に示すのがその基本的な考え方で、第
7図のステップ52.53.54について詳細に表わし
たものが第8図(A)。
(Bン、(C)であシ、M7図のステップ56゜57に
ついて、詳細に表わしたのが第9図(A)。
(B)でおる。AND、OR等のロジックシンボルは第
8図の61.63.65に示す様に3人力を標準とする
場合2番目の入力信号!81を基準点として、配置する
位置を決める。この基準点により決められたのが第8図
の62,64.66のロジックシンボル基点である。こ
れII−第5図(A)で説明する。
X002のORシンボルを例にとるとこのMO020R
はMoolとXO04(7)2人力のORの結果′fr
OYOOIに出力するシーケンスである。Mo0zOR
シンボルを配置する前の状態に、第5図(B)K示すよ
うに、MOOLANDシンポルがブロック(3−1,2
,3)に配置法で、第1図のCRTIに表示されている
状態である。
MOO2の第1人力MOOII−!第5図のブロック(
4,2)の位置に配置法であり、第2人力XO04f’
jCRT1の画面上に初めて現われる信号でちるため第
5図のブロック(1,4)の入力信号領域に割当てる。
入力信号の位置が決定したので、第8図(B)の原理で
Mo 020Rシンボルの基点にブロック(5,2>と
決定される。次に、このロジックシンボル基点を中心と
する第1図OCR,TIO直面上のある空間にAND、
OR等Qロジックシンボルを配置できるかどうか調べる
。ここでいう配置可能状態と(1、配置しようとするC
RTI上のある空間が、既に他のロジックシンボル又1
10シック7ンボー間の配線等により使用されていない
状態をいう。ロジックシンボルが配置可能状態であれば
、ロジックシンボルの自動位置決定は終了となるが、配
置不可能状態であれば第9図に示す様な順序で、ロジッ
クシンボル位置を補正してやる必要がある。第9図に示
す様に補正の方法は第9図のロジックシンボル基点SP
?Il−基に、基点SK対し右下方向(X線(+)方向
、Y軸(−)方向フに、波絞状にCRTIの画面上の未
使用領域を抄す。ただしここで11自動配置をしやすく
するために、AND、OR等の口の ノックシンボル込力数(1、最大3人力迄と、制限して
いる。第5図<A)、(B)の場合1i ((A)fd
MOO20Rシンボル配置後、(B)は配置前0CRT
Iの画面の状態である。) M o O2ORシンボル
を配置しようとする領域(5−2,3゜4)が未使用で
あるため、配置可能となり、第5図(C)の様にブロッ
ク(5−2,3,4)配置される。次に第5図(C)に
タイマーシンボルTOOLを配置して第5図(D)に示
すようなCRTIの状態を作る場合を説明する。MOO
Iを入力とするToolタイマーシンボルを配置しよう
とする領域(5−2,3,4ンが既にM0020Rシン
ボルで占有されているため、ン/ポル配置位置の補正が
必要となる。そこで(5−2)をロジックシンボル基点
SPとし第9図の優先J@位で、CRTIO未使用領域
を捜すと、(5−5゜6.7)の領域が選ばれる。ロジ
ックノンポルの配置が決定すると、次に信号と信号間の
結紐ヲ行なう。第5図<D)の例だと第5図(C)と(
D)の間に、第5図(E)の様な状態が存在する。第5
1K(E)i”tTOOl、fイマーシンボル位置決定
抜で、MOOIとTOOLが結線前の状態である。
信号間の結線(−直線となるのを最優先とするから第4
図(D)のような表示ができる。
次に、このよ・うな配置優先順位と結線の考え方及び、
入力の配線全直線とする考え方からすれば入力X0O5
,X0O6とM2O3を入力とするY001アンドシン
ボルに第5図(A)に示すよシにブロック(7−4,5
,6>に配置される。
この場合、人力へ1002と、ANp−YOOI○結糾
ズバL糾とならずに自動結線で九るか、この)様子につ
いて、江、6図1を用いて脱明す2〕。
−?ず(1;に示す=9に同行、<、シ<+づ、同り1
1で2点j);:に4i; :+障害略、ない時(″J
、2点間に直線で接続さt’L (、、(2,12点ハ
゛回行同々りになて両点間に賄害かない時(’X%  
(1−1、2−1、3−1、4−1。
2.3)と1曲りで接続される。(3)2点が興行同列
になくfAiに示す位置に障害(他の表示でそのブロッ
クが占有されていること)がある場合、3曲りまでで結
線できるときC13曲t3″!、で?、自動結線する。
しかし、例えば(4)のように障害か斜線に示す位置に
おυ、3曲υ以上(本ケースでは4曲すせねば結線でき
ない)となる場合は、2点間の結線を示す文字、例えば
Aで2点間が結線されることを表示するのみとし、結線
σしない。
これi−1,100%結線しようとすると処理時間に多
大の時間を要するのを制限するのに有効である。
この詳細を第10図、第11図で具体的に説明する。第
1O図は、できるだけ少い曲りで配線しようとする考え
方で、第11図(A)、(B)。
(C’)iD)はその具体例である。第11図(A)、
(B)i’[第10図のステップ72.73の具体例で
ある。第11図(A)l″j、始点S p〆一・ら終点
E P廿でのルートをXIIIIを固定し71、)軸ゲ
■〜■のように右から左へ移動ヒせ、給粉可能なルーl
−を捜す方法である。第11図(B)is、逆に始点S
 Pから終点EPまでのルートを)′軸を固定し、X@
に■〜■のように下から上へ移動させ結線可能ルーl−
を捜す方法である。第11図(A)。
CB)の方法10具体例の1つでおり第11図(A)。
(B)のどちらを優先して試行するか、又移動軸の方向
i”!、CRTIの画面の特性により任意に決定するこ
とが可能である。第11図(C)、(D)は第10図の
ス゛テソグ74の具体例である。第11図(C)、(D
)l−各々第11図(A)。
CB)の移動軸■、■、■を基に、分岐ルートv作り出
し、配線可能ルートを捜す。第11図(C)の■、■、
■に第11図(A)の■の2曲シルートから、派生させ
たルートである。さらに、配線可能ルートの試行回数を
減少させるために、複数の試行ルートで、重複して使用
されるルートが、あることに着目しく第11図(A)、
(B)の3、第11図(C)、(D)の4.5.6のル
ート)、その重複して使用されるルートが、既に使用済
であれば、そのルートを含むルートQ試行に行なわない
本発明(1、このよりなシーケンス表示装置において、
7−ケンスを新しく作ったり、修正したりする場合に、
シーケンスの集合をシーi・(手書きシーケンス図面1
枚に相当する/−タンスの集合をシートと呼ぶ)という
単位で分割することによル、シーケンスの検索を容易に
すると共に、ノータンス修正時の主メモリ33に格納さ
れたシーケンスプログラムの再配置の回数を大幅に減少
させようとするものである。
従来のシーケンスの検索方式として(1、主メモリ33
の番地指定方式と、出力を示すコードを指定する方式が
ある。しかし、前者方式は、修正するシーケンスが主メ
モリ上のどの番地にあるかを意識する必要があり、繁雑
で間違いやすいという欠点があり、また後者方式は、シ
ーケンス修正時の主メモリ33に格納されたシーケンス
プログラムの再配置の回数が多いという欠点がある。本
発明では、その−f?IJを第12図に示すように、主
メモリ33(−ソート単位に分割される。
次に第2図のキーボード27を操作して主メモリ33を
ソート単位に分割する方法について説明する。第2図の
キーボード〇−例の詳lvi!:を第13図1に示す。
こnらのキーを用いて第2図の主メモリ33をノート単
位に分割する方法を第14図1ヲ用いて説明する。μず
■でシートサイズ変更キー116全キーインする。次に
主メモリ33’i”−ト単位に分割する。即ち、■で5
0を、■で5DOをキーインする′。これで主メモリ3
3の100番地から5DO番地甘でをブロック]として
、その中が50シートに分割される。同様に、■で80
を、■でD D Oを、■で88を、■でUFOをキー
インする。これで主メモリ33 II、5 D O@地
からD D C1番地づで全ブロック2として51ソー
1から8()シー!・甘での307−1に、D D 0
番に■でデー〃設定r′了斗−105ケミ、  、、/
;/1.、、。
斗メコ−’、i :(J I−モリ分割をP7+、ヒ、
これ以後11、シーケンスの作成及び修正は全てシート
単位で行なわれる。1シートの語数は初期値として全て
32詔が側層てられ、以後1シートOサイズi416 
飴f最小増減の単位として、ノーケンスの作成及び修正
時に自動的に増減する。
次に第15図、第16図を用いて/−ケンス修正時の主
メモリ33上Oンーケンスプログラムの再配置について
説明する。第15図は、7−ケンス修正で、修正前のシ
ートサイズを越えない場合であり、202にシーケンス
制御装置主メモ1ハ(A、 )は修正前、(B)1グ修
正後、211は修正前07−)10の使用シーケンスプ
ログラム、21 = II修正前0シート10の未使用
メモリ、221 iff修正後のシート10の使用ノー
ケンスプログラム、222に修正後の7−)10の未使
用メ(:’)を示す。この5体例で11、ノート]0(
132訂1でイ・・!・、([(1前(づ使用2・−り
、′2.]゛ログラム2’J1′fl:T2飴、」−使
用パ七112]2が】O飴でを・フ)だ(、(ニラ:、
>−1・ ]()に対し2−−ノ” 、・ フ修止含?
石ない、便・月1と−クーーフ、プ「”・−1−,22
二、−語数が28飴となった。シーケンス修正による使
用シーケンスプログラムの増加曲数が6飴と、シート内
未使用語数10飴よシも小さいため、主メモリ33上の
シーケンスプログラムの再配置は、シート10の32語
のみである。第16図は、シーケンス修正で、修正前の
シートサイズを越える場合であυ、(A)は修正前、(
B)は修正後、203はシーケンス制御装置主メモリ、
231は修正前のシート11の使用シーケンスプログラ
ム、232は修正前゛のシート11の未使用メモリ、2
41F!修正後のシー)11の使用シーケンスプログラ
ム、242は修正後のシート11の未使用メモVt示す
。この具体例では、シー)11はシートサイズが32語
で、修正前は使用シーケンスプログラム231が30@
、未使用メモリ232が2語である。シート11に対し
シーケンス修正を行なった後、使用シーケンスプログラ
ム2410語数が40語となった。シーケンス修正によ
り、使用シーケンスプログラム語数が10語と、シート
内未使用飴数であった2語よりも大きいため、シートサ
イズは自動的に16fiの単位で増加し、48語となる
。このためシート11以降のシートは全て、16語77
トダウンされることになり、再配置の対象となる。ただ
し、この再配置の対象トするシートは、第12図のブロ
ックl内のシートだけである。
本発明によれば、シーク/ス作成及び修正時の検索の単
位を7一ト単位で行なう構成としたことによ・シ、ジ−
タンス修正時の主メモリのシーケンスプログラムの再配
置の回数を低減させることができ、検索が容易かつ確実
に行なえるようになる利点がある。
【図面の簡単な説明】
第1図は論理シンボル表示によるシーケンスの一例を示
す図、第2図は本発明が適用される表示装置の一例のブ
ロック構成囚、第3図はシーケンスの説明図、第4図は
シーケ/スtcRT表示する考え方を説明するフロー図
、第5図〜第11図に自動作画の考え方を説明する図、
f412図は本発明における主メモリのシート割付を説
明する図、第13図にシーケンス作成用の入力キーボー
ドの一例を示す図、第14図に本発明を適用すべきシー
ト登録の一例を示す図、第15図及び第16図はジ−タ
ンス修正時の主メモリ上くシーケンスプログラム再配f
kを説明する図である。 l・・・CRT、2・・・シーケンス表示装置、21・
・・CRTIIJllooL  22・・・リフレッシ
ュメモリー23・・・シンボルジェネレータ、24・・
・パックアメモリ、25・・・制御回路、26・・・R
OM、27・・・キーボード、3・・・・シーケンス制
御装置、31・・・入力回路、32・・・出力回路、3
3・・・主メモリ、34・・・制御回路、35・・・ア
キュムレータ、36・・・一時記憶メモ1ハ 101・
・・AND、OR等のロジック記号キー、102・・・
JMP、RTN特殊命令キー、103・・・信号名識別
コードキー、 、104・・・16進数字キー、105
・・・モード・キー、106・・・カーソル・キー、i
ll〜130・・・モード・キー。 代理人 弁理士 高橋明夫 第3図 (Aン 靜7f奸7°ログ°ラム 命令  アI”Lス (2)SXθO7 ■ 〆 Xθθ2 ■ 木 X003 ■ =  Moot ■ 5  /V700/ ■  十   ’goo4− ■ =  MQO2 ■ S  MOθ2 ■ *  X005 ■ 木 10θ6 ■ =  Y00/ 菫5図 とA)                     −
7第5図 (f3)       、  −X 葬5図 第5図 とp)              →×算5(21 とE)             −8(1) 第″7 図 第8図 先q(2] とA ) (B) 111p番  出カメ、7セージ      キーイン
■         口M ■  BLpCK/ END S/−7=   50■
  E3L万CK I END PN二  SDO■ 
 f3LδCK2ENDSH=   80■  BL2
5CK2 EnT) F〜二  升O■  BL75C
K 3 Etvr;r  sF:I=   gg■  
BLoCK 3 END  PN =   EFO■ 
BL5CK 4 ENr)sr−t =  E■区口第
15図

Claims (1)

    【特許請求の範囲】
  1. 1、入力を示すコードと、各入力の論理結合を示すコー
    ドとから構成されるシーケンスプログラムを論理結合コ
    ードごとに1論理表示単位に変換する手段を備えたシー
    ケンス表示装置において、手書きシーケンス図面1枚に
    相当するシーケンスの集合で定義されるシート単位にシ
    ーケンス制御装置上の主メモリを分割するシートサイメ
    変更キーをシーケンス表示装gItFEjのキーボード
    に設けてシーケンス作成及び修正時の検索をシート単位
    で行なうことを特徴とするシーケンス表示装置。
JP56110742A 1981-07-17 1981-07-17 シ−ケンス表示装置 Granted JPS5814209A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56110742A JPS5814209A (ja) 1981-07-17 1981-07-17 シ−ケンス表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56110742A JPS5814209A (ja) 1981-07-17 1981-07-17 シ−ケンス表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2228144A Division JPH03116204A (ja) 1990-08-31 1990-08-31 シーケンス表示装置

Publications (2)

Publication Number Publication Date
JPS5814209A true JPS5814209A (ja) 1983-01-27
JPH0410085B2 JPH0410085B2 (ja) 1992-02-24

Family

ID=14543372

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56110742A Granted JPS5814209A (ja) 1981-07-17 1981-07-17 シ−ケンス表示装置

Country Status (1)

Country Link
JP (1) JPS5814209A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02100102A (ja) * 1988-10-07 1990-04-12 Fuji Electric Co Ltd プログラマブルコントローラ
JPH08248U (ja) * 1995-08-24 1996-02-06 富士電機株式会社 プログラマブルコントローラ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02100102A (ja) * 1988-10-07 1990-04-12 Fuji Electric Co Ltd プログラマブルコントローラ
JPH08248U (ja) * 1995-08-24 1996-02-06 富士電機株式会社 プログラマブルコントローラ

Also Published As

Publication number Publication date
JPH0410085B2 (ja) 1992-02-24

Similar Documents

Publication Publication Date Title
GB2136173A (en) Device traces flow of executed instructions
US3344404A (en) Multiple mode data processing system controlled by information bits or special characters
JPS5814209A (ja) シ−ケンス表示装置
JPS59142634A (ja) 文字処理装置
JP2763657B2 (ja) 図形データベース管理方式
JPS61240289A (ja) グラフイツクデイスプレイ装置のピツク処理装置
JP2637208B2 (ja) 図形処理システム
JPS6329826A (ja) デ−タ入力方法
JPH05232945A (ja) 情報入力装置
JP2808318B2 (ja) チラシ・カタログ類の割付装置
JPS60147823A (ja) コマンド入力方式
JP2511953B2 (ja) 画像処理方法及び装置
JPS60134322A (ja) 座標読取装置
JPS62226390A (ja) 黒丸判定方式
JPS61148531A (ja) 演算処理デ−タの入力装置
JPH01166204A (ja) プログラマブルコントローラのドキュメンテーション表示装置
JPH06236204A (ja) プログラミング装置のデバイス検索結果表示方法
JPS61211732A (ja) 表示画面認識装置
JPS62271109A (ja) デイジタル制御装置
JPH0145100B2 (ja)
JPS5868141A (ja) 文字処理装置
JPS63186374A (ja) 図形処理方式
JPS60173684A (ja) イメ−ジおよびキヤラクタ情報の複合入力方式
JPH01226079A (ja) 画像処理方法,その装置,及びその画像処理装置を有する画像処理システム
JPS5827229A (ja) 日本語ワ−ドプロセツサ