JPS58144923U - セツトリセツト形フリツプフロツプ回路 - Google Patents

セツトリセツト形フリツプフロツプ回路

Info

Publication number
JPS58144923U
JPS58144923U JP4087782U JP4087782U JPS58144923U JP S58144923 U JPS58144923 U JP S58144923U JP 4087782 U JP4087782 U JP 4087782U JP 4087782 U JP4087782 U JP 4087782U JP S58144923 U JPS58144923 U JP S58144923U
Authority
JP
Japan
Prior art keywords
circuit
output
output terminal
way
pulse input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4087782U
Other languages
English (en)
Other versions
JPS633228Y2 (ja
Inventor
岩上　卓哉
太田　紀久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
NTT Inc
Original Assignee
NEC Corp
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Telegraph and Telephone Corp filed Critical NEC Corp
Priority to JP4087782U priority Critical patent/JPS58144923U/ja
Publication of JPS58144923U publication Critical patent/JPS58144923U/ja
Application granted granted Critical
Publication of JPS633228Y2 publication Critical patent/JPS633228Y2/ja
Granted legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】
第１図は従来のセットリセット形フリップフロップ回路
の構成例を示す回路図、第２図は能動負荷又は電流源素
子を示す図、第３図はフリップフロップ回路の開放ルー
プ利得を説明する図、第４図は従来のセットリセット形
フリップフロップの入出力波形１を示す図、第５図は本
考案の１実施例を示す回路図、第６図は本考案のセット
リセット形フリップフロップの入出力波形を示す図、第
７図は本考案の他の実施例を示す回路図である。 図において１０１，１０２，１０４，１０５はノーマリ
・オン形ＧａＡｓ　　ＦＥＴ、　　ｌ　Ｑ　Ｑ、　　ｌ
　Ｑ　３は２人力ＮＯＲ回路、１０６はセットパルス入
力端子、１０７はリセットパルス入力端子、１０８は逆
相出力端子、１０９は正相出力端子、１１０゜１１１は
負荷抵抗、１１２，１１３はレベルシフト素子、１１４
，１１５は抵抗、３００は従来のセットリセットフリッ
プフロップの開放ループ利得、３０１は本考案のセット
リセットフリップフロップの開放ループ利得、４００は
セットパルス、４０１はリセットパルス、４０２は出力
アイ、４０３は出力パルス波形の重なり合い、５００゜
５０５は２人力ＮＯＲゲート、５０１，５０２゜５０６
．５０７はノーマリ・オン形ＧａＡｓ　　ＦＥＴ。

Claims (1)

    【実用新案登録請求の範囲】
  1. 互いのソース電極同士及び互いのドレイン電極同士が並
    列に接続された２個のノーマリ・オン形ガリウム砒素電
    界効果トランジスタ（ＧａＡｓ　　ＦＥＴ）から成り、
    一方（７）ＧａＡｓ　　ＦＥＴのゲート電極をセットパ
    ルス入力端子とし互いに接続されたドレイン電極を出力
    端子（Ｑ出力）とする第１の２人力ＮＯＲ回路と、互い
    のソース電極同士及び互いのドレイン電極同士が並列に
    接続された２個のノーマリ・オン形ＧａＡｓＦＥＴから
    成り、一方のＧａＡｓＦＥＴのゲート電極をリセットパ
    ルス入力端子とし、互いに接続されたドレイン電極を出
    力端子（Ｑ出力）とする第２の２人力ＮＯＲ回路と、前
    記第１の２人力ＮＯＲ回路の出力端子と前記第２の２人
    力ＮＯＲ回路の他方ノＧＡａＳＦＥＴのゲート端子との
    間に接続された第１のレベルシフト回路と、前記第２の
    ２人力ＮＯＲ回路の出力端子と前記第１のＮＯＲ回路の
    他方のＧａＡｓ　　ＦＥＴのゲート電極との間に接続さ
    れた第２のレベルシフト回路と、前記第１の２人力ＮＯ
    Ｒ回路の出力端子と前記セットパルス入力端子との間に
    接続された第１の帰還抵抗回路と、前記第２の２人力Ｎ
    ＯＲ回路の出力端子と前記リセットパルス入力端子との
    間に接続された第２の帰還抵抗回路とを具備して成るセ
    ットリセット形フリップフロップ回路。
JP4087782U 1982-03-23 1982-03-23 セツトリセツト形フリツプフロツプ回路 Granted JPS58144923U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4087782U JPS58144923U (ja) 1982-03-23 1982-03-23 セツトリセツト形フリツプフロツプ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4087782U JPS58144923U (ja) 1982-03-23 1982-03-23 セツトリセツト形フリツプフロツプ回路

Publications (2)

Publication Number Publication Date
JPS58144923U true JPS58144923U (ja) 1983-09-29
JPS633228Y2 JPS633228Y2 (ja) 1988-01-27

Family

ID=30052078

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4087782U Granted JPS58144923U (ja) 1982-03-23 1982-03-23 セツトリセツト形フリツプフロツプ回路

Country Status (1)

Country Link
JP (1) JPS58144923U (ja)

Also Published As

Publication number Publication date
JPS633228Y2 (ja) 1988-01-27

Similar Documents

Publication Publication Date Title
JPS5988949U (ja) 制御回路
JPS58144923U (ja) セツトリセツト形フリツプフロツプ回路
JPH01134985U (ja)
JPS5835200U (ja) サンプリング・ホ−ルド回路
JPS6025113U (ja) ソレノイド駆動回路
JPS61335U (ja) Ｍｏｓインバ−タ回路
JPS58167953U (ja) チヨツパ−形演算増幅器
JPS58173924U (ja) フイルタ−装置
JPS5984933U (ja) レベル・シフト回路
JPS58109336U (ja) パルス発振装置
JPS5953427U (ja) 電圧安定回路
JPS6064625U (ja) ゲインコントロ−ル回路
JPH0232221U (ja)
JPS5873620U (ja) 利得可変型増幅器
JPS586441U (ja) アナログスイッチ回路
JPS60165889U (ja) 水晶発振回路
JPS5981121U (ja) 信号振幅調整回路
JPH0666658B2 (ja) パルス発生回路
JPS59144914U (ja) インピ−ダンス変換回路
JPS5850532U (ja) スイツチング回路
JPH0478825U (ja)
JPS5914411U (ja) 増幅器の電力制限回路
JPH0284436U (ja)
JPS6011516U (ja) 増幅回路
JPS6415400U (ja)