JPS58147174A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS58147174A
JPS58147174A JP57030291A JP3029182A JPS58147174A JP S58147174 A JPS58147174 A JP S58147174A JP 57030291 A JP57030291 A JP 57030291A JP 3029182 A JP3029182 A JP 3029182A JP S58147174 A JPS58147174 A JP S58147174A
Authority
JP
Japan
Prior art keywords
etching
gas
substrate
semiconductor substrate
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57030291A
Other languages
English (en)
Other versions
JPH073826B2 (ja
Inventor
Yasumi Hikosaka
康己 彦坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP57030291A priority Critical patent/JPH073826B2/ja
Publication of JPS58147174A publication Critical patent/JPS58147174A/ja
Publication of JPH073826B2 publication Critical patent/JPH073826B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/80FETs having rectifying junction gate electrodes

Landscapes

  • Drying Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (1)発明の技術分野 本発明は半導体装置の製造方法に関し、籍にアルミニウ
ム・ガリウム・ヒ素(AtGaAs)−7’/リウム・
ヒ$(()aAs)へテロ接合型半導体材料に於いて、
GaAl1に対して、AtGaA4を選択的にエツチン
グする方法に関する。
(2)従来技術と問題点 従来AtGaAs−GaAs−zテロ接合型半導体材料
に於いて、GaA9に対してA4GaAsを選択的に工
、チングする方法として、リン酸又はフッ酸等を用い九
ウェット化学エツチング法が利用されている0 しかしながら、近年、砿dl/JIJ工を必要とする半
導体素子では、ウェット化学エツチングの均二性。
制御性及びサイドエツチングなどの問題により、半導体
素子のパターンの微細化が困−となっている。また、気
相エツチング法などではガスの流れを用いる気相反応で
ある友め、反応ガスの掘れ方向に伴なうウェハー面内の
エツチングにバラツキが生じ、更にガスの供給r止めて
も、反応管内に残留するエッチャントによりエツチング
が進行してしまう。この次め再現性、制御性などが著し
く低下すると供に、膜厚′ftn1度良くコントロール
する必要のある半導体動作1−等のエツチングが実際上
不OT能であるなどの問題がめる。
一方、これらに変わる半導体装置の製造方法として、プ
ラズマ化学反応を利用した反応性イオンエツチング法が
あり、これは垂直なエッチングプロファイルが得られ易
く、且つ均一性、制御性が優れているという特徴tもつ
次め現在期待が大きさい。
(3)  発明の目的 本発明の目的は、AtGaAs−GaAaへテロ接合型
半導体材料に於いて、GaAaに対してAtGaAg 
f選択的にエツチングする方法、特に加工槽Pir、′
Jt着しく向上させること、及び薄膜のエツチング制御
を極めて良好に行なうことができるエツチング逃埋方法
全提供するものでろる。
(4)発明の構成 本発明は少なくとも一部にAtGaAs1が露出したA
tG’aム、−G、ム−へテロ接合型半導体基体□を所
定の温度に保持し、塩素と臭素の内少なくとも一方金含
むガスをエツチングガスとする反応性イオンエツチング
により前記AtGaAg層を選択的にエツチングするも
のである。
本発明にあっては、エツチングガスとして塩素< at
>看しくは臭素(Br)を含むガスを用いて、AtGa
AsとGaAsとに於けるプラズマ中でのC2或いはB
rの反応生成物の蒸発温度の差を利用してGaム−に対
するA4GaA、sの選択エツチングを施す。即ち、被
エツチング基板の隠匿を適切にコントロールすることに
より、aZ又はBr生成物の蒸発速度金コントロールし
、こnによりエツチングの選択性t−待たせるという、
従来のウェット化学及び気相エツチングでは実現できな
い新しいパラメータによりエツチングの制御全行なうも
のである。
ここでcz2含むガスとして、例えばOt、HOt。
ac4. ooot、、 01CZ4+ CHOtsr
 ””tO2tr Ba4等があり、ま九Brを含むガ
スとして、BBr、。
CHBr1. OBr!O7,等が挙げられる。これら
のガスを用いてプラズマを形成し友礪合、clイオン、
Otフラジル及びBrイオン、Brラジカルにより、次
の化学反応生成物が形成される。
化学反応生成物   沸 点 (’C)AtOt、  
    182.7  (昇華温Illγ18℃)Ga
it、     20L3 ム−○t、13α2 化学反応生成物   沸 点 (’C)A L B r
s      26 X 3() l E y、   
   2γa8AaBrl      22LO AtxGal−xAgの場合、G!LA@に比べて蒸発
温度の低いhtal、又はムlsr、成分を多く含むと
とVこなジ、従ってGaAsに対してムtGILAsを
選択的にエツチングする場合は、例えばOt系の場合。
被処理基板のff1度fAtot、とGa o t、の
両者の沸点の中間の適切な温度に設定することにより、
エツチングレートの差が着しい選択エツチングが可能と
なる。更に被処理基板の温度を沸点より上昇させること
により、ムAGaA−のエツチングレートが大きいエツ
チングが実現でき、他方、温度を下げれば、AtGaA
sの工、チングレートが小さい工、チングが実現できる
同、Br系のエツチングガスはOt系のエツチングガス
を使用した場合に比べて、各々沸点が50〜l OO(
℃)温度高く、エツチングレートが小さくなるところに
特徴がある。即ち、 ktck&ム一の微小な厚みをエ
ツチングするのに適しており、エツチング時間に対する
制御性は良好になる。
ここで、02又はBri含むガスとしてOOttFtな
どのようなフッ素(ト)を含むガスが考えられるが、A
4と1との反応により不m発性の生成器ムzy。
が形成される為、GaA6に対するAjGaAsの選択
性は逆に着しく失われてしまうことになり、?を含むガ
スを用いることは出来ない。
前記01石しくはBrを含むガスを用いた場合は、二酸
化シリコン(SiOx)6るいはフォトレジストに対す
る選択性も良く、これらの二酸化シリコン。
フォトレジストもマスク材料として利用でき心。
又1本発明は反応性イオンエツチング法を用いてエツチ
ングを行なう為、ウェット化学エツチング法を用い九と
きの様なサイドエツチングがなく、微細領域のエツチン
グに対して均一性、制御性が良好となることは6うまで
もない。
(5)発明のwm例 本発明の一実施例tn述する。第1図はAtGaAg−
GaAaヘテロ接合型半導体基板の断面である。
第1図に於いて、lは半絶縁性GaA、基板、2は厚さ
数1000(ム〕のノンドープのGaAg層、3不純吻
濃kが10”m−”のGaAwIIをそれぞれ示してお
り、G、ム一層番にはパターニングされ次間口部が設け
である(同図(a))。
次に、本実施例で用い九反応性イオンエ、テング装置に
ついて簡単に説明する。
第2図は反応性イオンエツチング装置の概略構成断面で
ある。図に於いて、5は真空チャンバ、6は陽極に対応
する電極、7は陰極に対応する電極、8は41図(、)
に示された被処理半導体基板、9は抵抗加熱ヒーター、
10はCt、ガス導入ソース、11は真空ボンダtそれ
ぞれ示している。
陽極電極6上に被処理半導体基板8を設置し、抵抗加熱
ヒーター9により被処理半導体基板8t−所定の温度に
保持する。また、真空チャンバ6は予めヘリウム(H・
)ガスで満されており、C4ガス導入ソース10からJ
c空ヂャ/パ5内にCt、ガスを導入する。電極6,1
間に高周波電圧を印加することにより、被処理半導体基
板8と対向し次陰極電極間でプラズマ放電を起こし、真
空チャンバ6内に4生ずる反応性イオン金波処理中導体
基板8に衝撃させて、物理的スパッタ効果及び化学的反
り効果により被処理半導体基板8tエツチングする。
第3図は上紀装f會用い−〔ガス圧比Ctt/Ht W
O2−10,全ガス圧1〜10(P&〕、Wt力20〜
200(Wlの条件下で、基板@度を変化させたときα
LxGal−xAs(x−C3)とGaAaそれぞれの
工、チングレート?測定したグラフである。同図に於い
て1曲線aはA4xG IL、−XA8 (x seα
3)のエツチングレート、曲線すはGaA、のエツチン
グレートを示している。
第3図から明らかな様に、基板1度を200(℃)前後
に保持した時、GaAsに対するAtxGaI−xAa
(X−C3)のエツチングの選択性が良好となる。
前記第1図(&)のlll造を有する被処理半導体基板
fr200[’c)に保ち、上記装置を用いて上記条件
下でGaAg/114i−rスフとしてA L x G
 a 1  x A s Jf13のエツチングを行な
う。
この結果、前記半導体基板8のムLxG*、 −xAs
層3 t−150(X ) エツチングした時、GaA
s/I14は約50(X)エツチングされるにとどまっ
た(第1図((9))。
本実施列によnば、従来の室温(R,T)で行なわれて
いたエツチングに比べて、GaAaに対するムtGaA
sの選択性が向上し、エツチング処理を短時間に行なう
ことができる。
同、本:511!施例では被処理半導体基板の温Kを2
00 Ct)に保持し九が、かかる被処理基板@度を適
切な温度に保つことにより、所望のGaAsに対するA
tGaAsの選択性及びエツチング速度を得ることがで
きる。
(6)  発明の効果 本発明によれば、AtGaAa−GaAs ヘテロ接合
型半導体材料に於いて、GaA−に対するAtGaAa
の選択性及び加工を精度向上させる一方、被処理半導体
基板の温度を変えることに工す、薄膜のエツチングコン
トロールを良好に行なうことができる。
【図面の簡単な説明】
第1図はAtGtAs−GaAaヘテロ接合証接合体半
導体基板、第2図は本実施例に於けるイオンエツチング
装置のvfrlki、第3図は基板温度を変化させ定と
きのAtxGa、−X/11 (x wα3)及びGa
A。 それぞれのエツチングレートを測定し九グラフである。 2.4=・・・−GaAs層、3−・−・−ktxGa
、 −XA 8 +@l、6.7・・・・・・電 極、
8・・・・・被処理半導体基板、9 ・・・抵抗加熱ヒ
ーター、1o・・・c4導入部、第1図 ((2) (b) 第 Z 図

Claims (1)

    【特許請求の範囲】
  1. 少なくとも一部にアルミニウム・ガリウム・ヒ素層が成
    田したアルミニウム・ガリウム・ヒ素−ガリウム・ヒ素
    へテロ接合型半導体基体を所定の1髪に保持し、塩素と
    臭嵩の内少なくとも一方を富むガス倉エツチングガスと
    する反応性イオンエラf7’f(CLf)、前記アルミ
    ニウム・ガリウム・ヒJ1mk−A択的にエツチングす
    る工&&有することt時機とする半導体装置の製造方法
JP57030291A 1982-02-26 1982-02-26 半導体装置の製造方法 Expired - Lifetime JPH073826B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57030291A JPH073826B2 (ja) 1982-02-26 1982-02-26 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57030291A JPH073826B2 (ja) 1982-02-26 1982-02-26 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS58147174A true JPS58147174A (ja) 1983-09-01
JPH073826B2 JPH073826B2 (ja) 1995-01-18

Family

ID=12299620

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57030291A Expired - Lifetime JPH073826B2 (ja) 1982-02-26 1982-02-26 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH073826B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE40537E1 (en) 2001-01-18 2008-10-14 Ti Group Automotive Systems, L.L.C. Automotive fuel tank electrical fitting
CN111106004A (zh) * 2018-10-29 2020-05-05 东泰高科装备科技有限公司 一种砷化镓刻蚀方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102807414A (zh) * 2011-05-31 2012-12-05 施可丰化工股份有限公司 一种长效稳定剂的应用

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58143530A (ja) * 1982-02-22 1983-08-26 Toshiba Corp 化合物半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58143530A (ja) * 1982-02-22 1983-08-26 Toshiba Corp 化合物半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE40537E1 (en) 2001-01-18 2008-10-14 Ti Group Automotive Systems, L.L.C. Automotive fuel tank electrical fitting
CN111106004A (zh) * 2018-10-29 2020-05-05 东泰高科装备科技有限公司 一种砷化镓刻蚀方法

Also Published As

Publication number Publication date
JPH073826B2 (ja) 1995-01-18

Similar Documents

Publication Publication Date Title
CA1121306A (en) Device fabrication by plasma etching of aluminum rich surfaces
US5286344A (en) Process for selectively etching a layer of silicon dioxide on an underlying stop layer of silicon nitride
US4182646A (en) Process of etching with plasma etch gas
US6015760A (en) Method for enhancing oxide to nitride selectivity through the use of independent heat control
KR940000913B1 (ko) 플라즈마 에칭에 관한 원상태 포토레지스트의 캡핑방법
EP0314990B1 (en) Process for preferentially etching polycrystalline silicon
EP0036144B1 (en) Method for selective reactive ion etching of silicon
JPS6122032B2 (ja)
US20190362983A1 (en) Systems and methods for etching oxide nitride stacks
JPS58147174A (ja) 半導体装置の製造方法
EP0265584A2 (en) Method and materials for etching silicon dioxide using silicon nitride or silicon rich dioxide as an etch barrier
JPS61224423A (ja) 反応性イオンエツチング装置
EP0374036B1 (en) Method of fabricating a semiconductor device using U.V. assisted selective multilayer etching
JPS63141316A (ja) 表面処理方法
JPS629673B2 (ja)
GB2171360A (en) Etching aluminum/copper alloy films
JPH02125425A (ja) エッチング方法
US6730600B2 (en) Method of dry etching a semiconductor device in the absence of a plasma
JP3080860B2 (ja) ドライエッチング方法
JPH04298035A (ja) プラズマエッチング方法
EP0379208B1 (en) A method for producing a device having an insulator sandwiched between two semiconductor layers
JPS63124419A (ja) ドライエツチング方法
JP2624181B2 (ja) タングステンのパターン形成方法
EP0212585B1 (en) Selective and anisotropic dry etching
JPH0464459B2 (ja)