JPS58150A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS58150A
JPS58150A JP57107505A JP10750582A JPS58150A JP S58150 A JPS58150 A JP S58150A JP 57107505 A JP57107505 A JP 57107505A JP 10750582 A JP10750582 A JP 10750582A JP S58150 A JPS58150 A JP S58150A
Authority
JP
Japan
Prior art keywords
sio2
layer
mask
substrate
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57107505A
Other languages
English (en)
Inventor
Yanshiengu San Edomondo
エドモンド・ヤンシエング・サン
Ii Chiyuu Kangu
カング・イ−・チユ−
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Japan Inc
Original Assignee
Yokogawa Hewlett Packard Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Hewlett Packard Ltd filed Critical Yokogawa Hewlett Packard Ltd
Publication of JPS58150A publication Critical patent/JPS58150A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/69215—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6302—Non-deposition formation processes
    • H10P14/6304—Formation by oxidation, e.g. oxidation of the substrate
    • H10P14/6306—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials
    • H10P14/6308—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials of Group IV semiconductors
    • H10P14/6309—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials of Group IV semiconductors of silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6302—Non-deposition formation processes
    • H10P14/6322—Formation by thermal treatments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/66—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
    • H10P14/662—Laminate layers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/06—Planarisation of inorganic insulating materials
    • H10P95/062—Planarisation of inorganic insulating materials involving a dielectric removal step
    • H10P95/064—Planarisation of inorganic insulating materials involving a dielectric removal step the removal being chemical etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/012—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS]
    • H10W10/0121—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS] in regions recessed from the surface, e.g. in trenches or grooves
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/012—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS]
    • H10W10/0121—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS] in regions recessed from the surface, e.g. in trenches or grooves
    • H10W10/0124—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS] in regions recessed from the surface, e.g. in trenches or grooves the regions having non-rectangular shapes, e.g. rounded
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/13—Isolation regions comprising dielectric materials formed using local oxidation of silicon [LOCOS], e.g. sealed interface localised oxidation [SILO] or side-wall mask isolation [SWAMI]

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Drying Of Semiconductors (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置の製造方法に関し、４ＩＫ半導体材
料を酸化して局部絶縁層をつくる方法に関する。電気的
絶縁層の形成はディスクリート半導体素子や集積回路の
製造工程において必要であ翫ケイ素の局部酸似（μ下Ｌ
ＯＣＯ８という）は大規模集積（ＬＳＩ）回路製造のた
め広（使用されている、何故ならば、その酸化は、ＬＳ
Ｉの製造において表面平坦化、充填密度の改善等の長所
を与えるからである。然しながら、二酸化ケイ素絶縁層
を生成させるのに用いられる慣用ＬＯＣＯ８°工程は酸
化ケイ素の端部にいわゆるバード・ピーク（ｂｉｒｄｓ
　ｂｅａｋ）　ｌＩの構造を生じさせる（第１Ｃ図参照
）。この現象はケイ素酸化が行なわれる２個の領域間に
在る非絶縁チャネルの幅を減少させもこのチャネル幅の
減少は、マイクロメートルないしサブマイクロメートル
の範囲に縮小させる超大規模集積（ＶＬＳＩ）回路の製
作にとって重要な障害となる。
従来、バード・ピークを無くすため、また回路に対する
障害を最小限にするため、多くの試みがなされている。
これらの試みのいくつかは下記の文献に述べられている
。
■Ｊｏｕｒｎａｌ　ｏｆ　Ｅｌｅｃｔｒｏｃｈｅｍｉｃ
ａｌ　５ｏｃｉｅｔｙＶｏ１．１２３．　Ｎｏ、１１．
Ｐ１７２９〜１７３７　、１９７６年、０１ｊ１Ｍ１ｍ
、Ｖｏｌ、　１２４　、　Ｎｏ、２．　Ｐ３１８〜３２
０゜１９７７年、■同雑誌、Ｖｏｌ、　１２７．　Ｎｏ
、１　、　Ｐ２１６〜２２２．１９８０年、■ｌｉｔ［
誌、Ｖｏｌ、１２７．Ｎｏ。
１１、Ｐ２４６８〜２４７１　、１９８０年、■Ｉ　Ｅ
ＥＥＴｒａｎｓａｃｔｉｏｎ　ＥＤ−２７，ＮＯ，８，
Ｐ１４３６〜１４４３゜１９８０年。
然しながら、これらの試みのすべてにおいて、バード・
ビークはある程度は減少するが依然存在しているか、又
はその解決法は複雑な、又は非慣用のＬＳＩ加工技術を
必要とする。
本発明の一実施例によれば、バード・ビークを形成しな
いで半導体を酸化する方法が提供される。
基板に局部的に台地を形成するために溝を作ることによ
り、酸化のためのモールドが形成される。
台地と溝との境界部をなす溝の側壁および台地はマスク
層により覆われる。このマスク層は基板の下部まで延び
る酸化を阻止する。モールドでマスクされていない部分
が酸化され、バード・ビークのない酸化層が局部的に形
成される。この方法を実施する際、慣用のＬＳＩの製造
技術だけが用いられる。
本発明の説明を簡単にするため、まず二つの従来技術に
よるＬＯＣＯ８法について説明する。第１図は半導体装
置の製造工程において広く用いられている従来のＬＯＣ
Ｏ８法を示している。
第１ａ図において、２１はシリコン基板であり、その上
Ｋｓｉｏｚのパッド層２３および窒化物層２５が形成さ
れる。窒化物層２５及び酸化物のパッド層２３は、場所
２７においては除去されている。
場所２７においては、後述するように、次の加工工＠に
おいてケイ素が酸化される。
第１ｂ図は局部的に形成された酸化ケイ素層３５を示し
ている。チャネル３１は基板２１の酸化され−いない部
分である。酸化物層３５の一部３７はマスク層２５の下
部まで成長して、バード・ビーク構造４１を形成させて
いる。
第１Ｃ図は窒化物層が除去された後の基板を示している
。バード・ビーク４１は、第１ａ図において領域２７上
に形成したマスク寸法により予じめ定められたチャネル
＠４５を減少させ、チャネル３１の実効幅は４３となる
。チャネル幅４３は下記の式により概算できる。
Ｗ　（ｅｆｆ　）＝　Ｗ（ｄｒａｗｎ　）　−２（ＴＯ
Ｘ　）ただし、Ｗ（ｅｆｆ）　　は実効チャネル幅４３
、Ｗ　（ｄｒａｗｎ　）　　はマスク上に予じめ定めた
チャネル幅、Ｔｏｘは酸化物層３５の厚み４７である。
第２図は、−ヒ述のバード・ビークを無くすことを試み
ている前述したＪ　、ＥｌｅｃｔｒｏｃｈｅｍｏＳｏｃ
　、　Ｖｏｌ　。
１２７、Ｎｏ、ｌＩ、Ｐ、　２４６８〜２４７１．１９
８０年に記載の方法を示したものである。
第２ａ図において、５７は基板であり、その上に酸化物
層５５、窒化マスク層５３及びフォトレジスト層５１が
形成されている。マスク層はケイ素が酸化されることに
なる場所５９においては除去されている。
第２ｂ図は、Ｃｒａｇ−ＨＦ−Ｈ２Ｏにより基板を食刻
して形成された凹部６９を示している。凹部６９の一部
６７はマスク層５３の下部まで延びている。第２のパッ
ド酸化物層６５及び第２の窒化物層６３が基板上に形成
される。
第２Ｃ図は、第２窒化物層６３の反応性イオン食刻のた
めの酸素原子７１の注入を示している。
これにより窒化物は酸化性オキシ窒化物へ転化される。
イオン注入７１は窒化物層中への酸素原子の高エネルギ
ー衝撃により行なわれる。第２ｄ図は食刻後の基板５７
を示している。第２の窒化物層６３は第１窒化物層５３
０頭部からおよび凹部６７の底部から除去される。しか
し凹部６７の側端部近傍からは除去されない。
第２Ｃ図は酸化ケイ素層９１の成長後の基板５７を示し
ている。酸化物層９１の一部９３は第２の窒化物層６３
の下部まで成長し、幾分ゆがんだチャネルを形成する。
第２ｆ図は最終工程後の半導体装置を示している。チャ
ネル幅の減少は第１図の方法における程、大きくはない
が、それでもなお、実効チャネル幅１０３は予定幅から
減少している。実効チャネル幅１０３は下記の式より概
算できる。
Ｗ　（ｅｉＩ）　＝　Ｗ　（ｄｒａｗｎ　）　−Ｔｏｘ
この方法の別の欠点は、使用技術のいくつかが非慣用的
であり、およびまたはこれを行なうのに困難があること
である。例えば、基板中に凹部を形成するために用いら
れ、そして窒化物層の下部を切りこむケイ素のＣｒｙｓ
　−ＨＦ−Ｈ２０食刻（第２ｂ図に示されている）は、
温度に依存した食刻速度を持ち、食刻なモニタすること
が困難である。また＃素原子７１の高エネルギー衝撃は
非標準的であり、高価な技術である。加えて、凹部６９
に張り出している窒化物層５３０部分（第２ｃ図参照）
は非常に薄く、亀裂を生じやすい。このことは酸化物Ｎ
１９１の奇形および実効チャネル幅１０３の一層の減少
を生じさせる。
同様な加工技術については米国特許第３，９５８，０４
０号にも述べられている。
第３図は本発明の一実施例による半導体装置の製造方法
を示した図である。第３ａ図において、シリコン基板１
１７上にパッド層１１５が形成される。
パッド層１１５は乾燥雰囲気中で１０００℃で熱的に成
長された応力除去した酸化層である。そして次に２０分
間窒素焼なましが行なわれる。マスク層１１３は、例え
ばシリコン窒化膜であり、パッド層１１５上に形成され
る。マスク層１１３は低圧ＣＶＤ技術を用（・、ＮＨｓ
　：　Ｓ　１Ｈｚｃ＋ｚ　（容積比４：１）のガス中で
８００　’ｆｌ　　で形成される。パッド層１１５の厚
さは約４５ｎｍ、マスク層１１３の厚さは約１５０ｎｍ
である。１１１はポジティブ・フォトレジスト層である
。マスク層１１３およびパッド層１１５は、例えばＣ，
Ｆ、の如きフッ化炭化水素プラズマ食刻により、基板１
１７の領域１１９から除去される。
第３ｂ図において、溝１２１が基板１１７中に形成され
る。そして？１１１２１の上部の台地１２３上Ｋ、張り
出し部を持たないマスク層１１３が残される。溝１２１
はＣＣＬ４／Ｃ２Ｆ−プラズマの異方性食刻により基板
を食刻して作られる。溝１２１の側壁１２５は垂直であ
るように示されているが、実際の工ＩＩにおいては、側
壁は少し傾斜していてもよい。代表的には、溝１２１は
約０．３３μの深さに食刻される。
ＮＭＯ８加工の場合には、溝を食刻した後、ホウ素チャ
ネル・ストップを注入してもよい。
第３Ｃ図において、第２のパッド酸化物層１３３側壁１
２５からは除去されない。このことはＣ，Ｆ。
異方性プラダ１食刻のような強力異方性プラズマ食刻に
よりなされる。
第３ｄ図は酸化の用意ができた完成されたモールドを示
している。溝１２１において、側壁１２５は、パッド層
１３３およびマスク層１３１によｌり覆われ、そしてパ
ッド層１１５およびマスク層１１３　Ｋより覆われた台
地１２３に延びている。
第３ｅ図において、局部酸化ケイ素層１４１が第３ｄ図
のモールド内に成長される。例えば、この酸化物は湿っ
た雰囲気中で９００℃　で成長させることがで練る。酸
化物の典型的な厚みは７５０ｎｍである。側壁に対する
マスク層１３１の下に幾分かの酸化物成長１４５がある
が、これは実効チャネル幅に対しほとんど影響しない。
つぎに、マスク層１１３．１３１．パッド層１１５およ
び１３３が除去される。窒化物フィルムからなるマスク
を除去するには、８０分間のリン酸中での沸とうで十分
である。第３ｆ図はマスク除去後の基板を示している。
マスクが側壁から除去されるため酸化ケイ素１５３中に
すき間がある。このすき間は２：１の容積比のＮ２０　
：　Ｓｉ　Ｈ２Ｃ／２を用いてＬＰＣＶＤ酸化物を９２
５℃で堆積させて充填することができる。ついで、酸化
物なプラズマ食刻により食刻し直すことができる。第３
ｇ図は半導体の完成領域を示している。ゲート・チャネ
ル１６１は下式により概算できる実効幅１６３を持って
いもＷ　（ｅ／’（’　）　＝　Ｗ　（ｄｒａｗｎ　）
ただし、Ｗ（ｅｆｆ）は実効＠１６３　であり、Ｗ（ｄ
ｒａｗｎ）　　は第３ａ図の領域１１９として予じめ意
図した寸法を限定するマスク上に引かれたチャネル幅で
ある。慣用の加工手順だけを用いて得られたＷ　（Ｃ／
４　）　　の値は従来の技術に対する著しい改善である
。
【図面の簡単な説明】
第１図は従来の半導体装置の製造方法を示した図、第２
図は従来の半導体装置の他の製造方法を示した図、第３
図は本発明による半導体装置の製造方法を示した図であ
る。 ２１．１１７　：半導体基板 ２３．５５，６５，１１５．１３３　：パツド層２５．
５３，６３，１３１　：窒化物層９１．１４１　：酸化
物層 １１１：ホトレジスト層 １２３：台地 出願人　横河・ヒシＶノド・パツカート°株式会社代理
人　弁理士　　長　谷　川　　次　　男ＦＩＧ　　　／ ＦＩＧ　　　　３ 手続補正前 昭和５７年７月ｌＺ目 ２、発明の名称　　　　　半導体装置の製造方法３、補
正をする者 事件との関係　　　　　　　特　許　出　願　人４、代
理人 住所　　　　　　東京都　へ王子市　高倉町　９番　１
号氏名　　　　　　（８３２６）弁理士　　　長　谷　
川　次　男５、　補正命令の日付　　　　　　　昭和　
　年　　月　　日（自発）６　　補正の対象　　　　　
　図　面

Claims (1)

    【特許請求の範囲】
  1. 半導体基板を局部的に食刻するととくより台地と溝とを
    形成し、そして台地とその側壁のみを覆うマスク層を形
    成し、そして前記溝を酸化し、その後前記マスク層を除
    去してチャネルを形成するよ５Ｋした半導体装置の製造
    方法。
JP57107505A 1981-06-22 1982-06-22 半導体装置の製造方法 Pending JPS58150A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US27639581A 1981-06-22 1981-06-22
US276395 1981-06-22

Publications (1)

Publication Number Publication Date
JPS58150A true JPS58150A (ja) 1983-01-05

Family

ID=23056496

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57107505A Pending JPS58150A (ja) 1981-06-22 1982-06-22 半導体装置の製造方法

Country Status (2)

Country Link
JP (1) JPS58150A (ja)
GB (1) GB2101399A (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4398992A (en) * 1982-05-20 1983-08-16 Hewlett-Packard Company Defect free zero oxide encroachment process for semiconductor fabrication
US4486266A (en) * 1983-08-12 1984-12-04 Tektronix, Inc. Integrated circuit method
US4818235A (en) * 1987-02-10 1989-04-04 Industry Technology Research Institute Isolation structures for integrated circuits
US4863562A (en) * 1988-02-11 1989-09-05 Sgs-Thomson Microelectronics, Inc. Method for forming a non-planar structure on the surface of a semiconductor substrate
US5242854A (en) * 1990-04-02 1993-09-07 National Semiconductor Corporation High performance semiconductor devices and their manufacture
US5393694A (en) * 1994-06-15 1995-02-28 Micron Semiconductor, Inc. Advanced process for recessed poly buffered locos
US5432118A (en) * 1994-06-28 1995-07-11 Motorola, Inc. Process for forming field isolation
US5672538A (en) * 1995-12-04 1997-09-30 Taiwan Semiconductor Manufacturing Company, Ltd Modified locus isolation process in which surface topology of the locos oxide is smoothed
US5972776A (en) * 1995-12-22 1999-10-26 Stmicroelectronics, Inc. Method of forming a planar isolation structure in an integrated circuit

Also Published As

Publication number Publication date
GB2101399A (en) 1983-01-12

Similar Documents

Publication Publication Date Title
US5316965A (en) Method of decreasing the field oxide etch rate in isolation technology
US6046487A (en) Shallow trench isolation with oxide-nitride/oxynitride liner
US4927780A (en) Encapsulation method for localized oxidation of silicon
JPS6340337A (ja) 集積回路分離法
US5393692A (en) Recessed side-wall poly plugged local oxidation
US4398992A (en) Defect free zero oxide encroachment process for semiconductor fabrication
US4657630A (en) Method for manufacturing semiconductor device having isolating groove
US20020048897A1 (en) Method of forming a self-aligned shallow trench isolation
US5371036A (en) Locos technology with narrow silicon trench
JPS63107119A (ja) ステップ絶縁層を有する集積回路の製造方法
JPS58150A (ja) 半導体装置の製造方法
KR20010064324A (ko) 반도체소자의 트렌치를 이용한 소자분리막 형성방법
JPH10144782A (ja) 隔離領域の形成方法
JPS59135743A (ja) 半導体装置およびその製造方法
US6444539B1 (en) Method for producing a shallow trench isolation filled with thermal oxide
JPH0336302B2 (ja)
JPS63205927A (ja) 半導体装置の製造方法
KR940009578B1 (ko) 반도체 장치 및 그 제조방법
KR100876874B1 (ko) 반도체 소자의 소자분리막 형성방법
JP3233149B2 (ja) 半導体装置の製法
JPH0481329B2 (ja)
JPH05218191A (ja) 幅の異なる素子間分離領域を有する半導体装置の製造方法
JPS5931215B2 (ja) 絶縁層の形成方法
JP2002100670A (ja) 半導体装置及びその製造方法
JPS5950540A (ja) 半導体装置の製造方法