JPH0336302B2 - - Google Patents
Info
- Publication number
- JPH0336302B2 JPH0336302B2 JP56198934A JP19893481A JPH0336302B2 JP H0336302 B2 JPH0336302 B2 JP H0336302B2 JP 56198934 A JP56198934 A JP 56198934A JP 19893481 A JP19893481 A JP 19893481A JP H0336302 B2 JPH0336302 B2 JP H0336302B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- silicon nitride
- silicon
- nitride film
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
- H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
- H10W10/014—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations
- H10W10/0145—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations of trenches having shapes other than rectangular or V-shape
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
- H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/10—Isolation regions comprising dielectric materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/10—Isolation regions comprising dielectric materials
- H10W10/17—Isolation regions comprising dielectric materials formed using trench refilling with dielectric materials, e.g. shallow trench isolations
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Description
【発明の詳細な説明】
この発明は酸化膜分離構造を有する半導体装置
の製造方法に関するものである。
の製造方法に関するものである。
半導体装置に酸化膜分離構造を形成する方法と
して、選択酸化法が従来より広く用いられてい
る。
して、選択酸化法が従来より広く用いられてい
る。
第１図ＡないしＤは、前記方法により酸化膜分
離構造を有する半導体装置を製造する場合の工程
手段を示しており、次のようにして製造される。
離構造を有する半導体装置を製造する場合の工程
手段を示しており、次のようにして製造される。
(1) シリコン基板１の上に下地シリコン酸化膜２
およびシリコン窒化膜３を形成した後、レジス
ト４を島領域形成箇所に残して部分的に開口す
る（第１図Ａ）。
およびシリコン窒化膜３を形成した後、レジス
ト４を島領域形成箇所に残して部分的に開口す
る（第１図Ａ）。
(2) ついで、レジスト４をマスクとしてシリコン
窒化膜３をプラズマエツチングにより除去し、
さらに下地シリコン酸化膜２をフツ素系のエツ
チング液でエツチング除去する（同図Ｂ）。
窒化膜３をプラズマエツチングにより除去し、
さらに下地シリコン酸化膜２をフツ素系のエツ
チング液でエツチング除去する（同図Ｂ）。
(3) 続いて、異方性ドライエツチングによりシリ
コン基板１を所望の深さだけエツチングする
（同図Ｃ）。
コン基板１を所望の深さだけエツチングする
（同図Ｃ）。
(4) レジスト４を除去した後、シリコン窒化膜３
をマスクとして選択酸化を行い、分離酸化膜５
を形成する。しかる後、分離酸化膜形成にさい
し成長したシリコン酸化膜を除去し、さらにシ
リコン窒化膜３を除去することにより酸化膜分
離構造を完成する（同図Ｄ）。
をマスクとして選択酸化を行い、分離酸化膜５
を形成する。しかる後、分離酸化膜形成にさい
し成長したシリコン酸化膜を除去し、さらにシ
リコン窒化膜３を除去することにより酸化膜分
離構造を完成する（同図Ｄ）。
しかしながら、このようにして形成された分離
酸化膜は、シリコン基板開口部より下地シリコン
酸化膜を通じて横方向の酸化が進み、素子形成さ
れるべき島領域の面積がマスク設計に対して減少
するという欠点を有する。
酸化膜は、シリコン基板開口部より下地シリコン
酸化膜を通じて横方向の酸化が進み、素子形成さ
れるべき島領域の面積がマスク設計に対して減少
するという欠点を有する。
そして、このような欠点のために、素子寸法を
正確に設定できないという問題点が生じるばかり
でなく、島領域に形成された素子の電気的特性が
横方向の酸化の入り込みにより影響を受けるとい
う問題がある。また、横方向の酸化の入り込みが
下地シリコン酸化膜の膜厚に依存するため、マス
ク設計において一様性に欠ける。
正確に設定できないという問題点が生じるばかり
でなく、島領域に形成された素子の電気的特性が
横方向の酸化の入り込みにより影響を受けるとい
う問題がある。また、横方向の酸化の入り込みが
下地シリコン酸化膜の膜厚に依存するため、マス
ク設計において一様性に欠ける。
一方、下地シリコン酸化膜の膜厚を薄くして横
方向の酸化を防止しようとすると、分離酸化膜形
成時に結晶欠陥が誘起されやすくなるという欠点
が生じる。
方向の酸化を防止しようとすると、分離酸化膜形
成時に結晶欠陥が誘起されやすくなるという欠点
が生じる。
したがつて、この発明の目的は、横方向への酸
化の入り込みがなく寸法精度が高く結晶欠陥のな
い酸化膜分離構造を有する半導体装置の製造方法
を提供することである。
化の入り込みがなく寸法精度が高く結晶欠陥のな
い酸化膜分離構造を有する半導体装置の製造方法
を提供することである。
この発明の一実施例を第２図に示す。
(1) まず、シリコン基板６の上に順次下地シリコ
ン酸化膜８ａおよび第１シリコン窒化膜９ａを
積層形成した後、レジスト１０を島領域形成予
定箇所に残して部分的に開口する（第２図Ａ）。
ン酸化膜８ａおよび第１シリコン窒化膜９ａを
積層形成した後、レジスト１０を島領域形成予
定箇所に残して部分的に開口する（第２図Ａ）。
(2) ついで、レジスト１０をマスクとして第１シ
リコン窒化膜９ａをプラズマエツチングにより
除去し、さらに下地シリコン酸化膜８ａをエツ
チング除去する（同図Ｂ）。
リコン窒化膜９ａをプラズマエツチングにより
除去し、さらに下地シリコン酸化膜８ａをエツ
チング除去する（同図Ｂ）。
(3) 続いて、異方性ドライエツチングによりシリ
コン基板６を所望の深さだけエツチングする
（同図Ｃ）。
コン基板６を所望の深さだけエツチングする
（同図Ｃ）。
(4) レジスト１０を除去した後、下地シリコン酸
化膜８ａの上に形成された第１シリコン窒化膜
９ａが前記下地シリコン酸化膜８ａの開口側面
より内方にひさし状に出るように、下地シリコ
ン酸化膜８ａをフツ酸系エツチヤントにより島
領域側にサイドエツチングする（同図Ｄ）。
化膜８ａの上に形成された第１シリコン窒化膜
９ａが前記下地シリコン酸化膜８ａの開口側面
より内方にひさし状に出るように、下地シリコ
ン酸化膜８ａをフツ酸系エツチヤントにより島
領域側にサイドエツチングする（同図Ｄ）。
(5) 続いて、第２シリコン酸化膜８ｂおよび第２
シリコン窒化膜９ｂを形成する（同図Ｅ）。
シリコン窒化膜９ｂを形成する（同図Ｅ）。
(6) 異方性ドライエツチングにより、第２シリコ
ン窒化膜９ｂをその膜厚だけエツチング除去
し、島領域の側面にのみ第２シリコン窒化膜９
ｂを残す（同図Ｆ）。
ン窒化膜９ｂをその膜厚だけエツチング除去
し、島領域の側面にのみ第２シリコン窒化膜９
ｂを残す（同図Ｆ）。
(7) 続いて、島領域の表面および側面の第１シリ
コン窒化膜９ａおよび第２シリコン窒化膜９ｂ
をマスクとして選択酸化を行ない、分離酸化膜
７を形成する（同図Ｇ）。この後、分離酸化膜
形成に際し成長したシリコン酸化膜を除去し、
さらにシリコン窒化膜を除去することにより酸
化膜分離構造を完成する。
コン窒化膜９ａおよび第２シリコン窒化膜９ｂ
をマスクとして選択酸化を行ない、分離酸化膜
７を形成する（同図Ｇ）。この後、分離酸化膜
形成に際し成長したシリコン酸化膜を除去し、
さらにシリコン窒化膜を除去することにより酸
化膜分離構造を完成する。
このようにして形成された分離酸化膜は、シリ
コン基板６の島領域となる部分の表面および側面
にシリコン窒化膜９ａ，９ｂを被着させた構造よ
り形成されているため、従来問題となつていた横
方向の酸化の入り込みを防止することができ、寸
法精度の良い酸化膜分離構造とすることができ
る。
コン基板６の島領域となる部分の表面および側面
にシリコン窒化膜９ａ，９ｂを被着させた構造よ
り形成されているため、従来問題となつていた横
方向の酸化の入り込みを防止することができ、寸
法精度の良い酸化膜分離構造とすることができ
る。
また横方向の酸化の入り込みは、下地シリコン
酸化膜８ａおよび第２シリコン酸化膜８ｂの膜厚
に関係なく防止できるので、十分な酸化膜厚まで
形成して分離酸化膜形成時の結晶欠陥の発生を防
止できるという効果を得ることができる。
酸化膜８ａおよび第２シリコン酸化膜８ｂの膜厚
に関係なく防止できるので、十分な酸化膜厚まで
形成して分離酸化膜形成時の結晶欠陥の発生を防
止できるという効果を得ることができる。
さらに、第２図Ｄのように下地シリコン酸化膜
８ａをサイドエツチングし、第１シリコン窒化膜
９ａの開口縁が下地シリコン酸化膜８ａの開口側
面に対してひさし状に張り出した構造に形成する
ことにより、以後側面に第２シリコン窒化膜９ｂ
を形成するに際し、十分な耐酸化性をもつた膜厚
に形成できるという効果を得ることができる。
８ａをサイドエツチングし、第１シリコン窒化膜
９ａの開口縁が下地シリコン酸化膜８ａの開口側
面に対してひさし状に張り出した構造に形成する
ことにより、以後側面に第２シリコン窒化膜９ｂ
を形成するに際し、十分な耐酸化性をもつた膜厚
に形成できるという効果を得ることができる。
第３図Ａ，Ｂは、前記の効果を説明する図であ
る。同図Ａは下地シリコン酸化膜８ａをサイドエ
ツチングしないで第２シリコン酸化膜８ｂおよび
第２シリコン窒化膜９ｂを被着した後、異方性ド
ライエツチングにより側面に第２シリコン窒化膜
９ｂを限定形成した図で、同図Ｂはそれに対し
て、下地シリコン酸化膜８ａをサイドエツチング
したあと側面に第２シリコン窒化膜９ｂを形成し
た図である。下地シリコン酸化膜８ａをサイドエ
ツチングした場合、同じ膜厚の第２シリコン酸化
膜８ｂを形成する際、下地シリコン酸化膜８ａと
の境界でシリコン酸化膜の膜厚の約半分程の段差
が生じる。その結果、第３図Ａ，Ｂからわかるよ
うに、下地シリコン酸化膜８ａをサイドエツチン
グした場合の方が、サイドエツチングしない場合
に比べて側面ｂの部分での第２シリコン窒化膜９
ｂの残りが多いことがわかる。
る。同図Ａは下地シリコン酸化膜８ａをサイドエ
ツチングしないで第２シリコン酸化膜８ｂおよび
第２シリコン窒化膜９ｂを被着した後、異方性ド
ライエツチングにより側面に第２シリコン窒化膜
９ｂを限定形成した図で、同図Ｂはそれに対し
て、下地シリコン酸化膜８ａをサイドエツチング
したあと側面に第２シリコン窒化膜９ｂを形成し
た図である。下地シリコン酸化膜８ａをサイドエ
ツチングした場合、同じ膜厚の第２シリコン酸化
膜８ｂを形成する際、下地シリコン酸化膜８ａと
の境界でシリコン酸化膜の膜厚の約半分程の段差
が生じる。その結果、第３図Ａ，Ｂからわかるよ
うに、下地シリコン酸化膜８ａをサイドエツチン
グした場合の方が、サイドエツチングしない場合
に比べて側面ｂの部分での第２シリコン窒化膜９
ｂの残りが多いことがわかる。
窒化膜９ａ，９ｂの膜厚の薄い部分が一箇所で
もあれば、選択酸化の途中で窒化膜の耐酸化マス
ク性がなくなり、その部分から酸化が進行する。
例えば、表面の第１シリコン窒化膜９ａ、側面の
第２シリコン窒化膜９ｂの膜厚を1000Å、下地シ
リコン酸化膜８ａ、第２シリコン酸化膜８ｂの膜
厚を300Åとし、約1.5μmの厚さの分離酸化膜を
形成すると、第３図Ａの構造では、酸化の途中で
シリコン窒化膜９ａ，９ｂの角部ｂの所より酸化
が始まり、横方向の酸化が進行したのに対し、第
３図Ｂの構造では、横方向の酸化はなかつた。
もあれば、選択酸化の途中で窒化膜の耐酸化マス
ク性がなくなり、その部分から酸化が進行する。
例えば、表面の第１シリコン窒化膜９ａ、側面の
第２シリコン窒化膜９ｂの膜厚を1000Å、下地シ
リコン酸化膜８ａ、第２シリコン酸化膜８ｂの膜
厚を300Åとし、約1.5μmの厚さの分離酸化膜を
形成すると、第３図Ａの構造では、酸化の途中で
シリコン窒化膜９ａ，９ｂの角部ｂの所より酸化
が始まり、横方向の酸化が進行したのに対し、第
３図Ｂの構造では、横方向の酸化はなかつた。
以上のように、この発明の半導体装置の製造方
法は、シリコン基板上に順次下地シリコン酸化膜
および第１シリコン窒化膜を積層形成し島領域を
残して前記第１シリコン窒化膜、下地シリコン酸
化膜およびシリコン基板の一部をドライエツチン
グ法によりエツチング除去し開口部を形成する工
程と、前記第１シリコン窒化膜の開口縁が前記下
地シリコン酸化膜の開口側面より内方にひさし状
に張り出すように前記下地シリコン酸化膜の開口
側面をサイドエツチングする工程と、シリコン基
板上に第２シリコン窒化膜を堆積形成するととも
に異方性ドライエツチング法により前記開口部の
底面に堆積した第２シリコン窒化膜をエツチング
除去して島領域の表面および側面に第２シリコン
窒化膜を形成する工程と、前記第１、第２シリコ
ン窒化膜をマスクとして前記開口部を選択酸化し
分離酸化膜を形成する工程とを含むものであるた
め、横方向の酸化の入り込みがなく、かつ十分な
耐酸化マスク性を有することにより、寸法精度が
高く、信頼性の高い酸化膜分離構造の形成を正確
かつ容易に行うことができるという効果を有す
る。
法は、シリコン基板上に順次下地シリコン酸化膜
および第１シリコン窒化膜を積層形成し島領域を
残して前記第１シリコン窒化膜、下地シリコン酸
化膜およびシリコン基板の一部をドライエツチン
グ法によりエツチング除去し開口部を形成する工
程と、前記第１シリコン窒化膜の開口縁が前記下
地シリコン酸化膜の開口側面より内方にひさし状
に張り出すように前記下地シリコン酸化膜の開口
側面をサイドエツチングする工程と、シリコン基
板上に第２シリコン窒化膜を堆積形成するととも
に異方性ドライエツチング法により前記開口部の
底面に堆積した第２シリコン窒化膜をエツチング
除去して島領域の表面および側面に第２シリコン
窒化膜を形成する工程と、前記第１、第２シリコ
ン窒化膜をマスクとして前記開口部を選択酸化し
分離酸化膜を形成する工程とを含むものであるた
め、横方向の酸化の入り込みがなく、かつ十分な
耐酸化マスク性を有することにより、寸法精度が
高く、信頼性の高い酸化膜分離構造の形成を正確
かつ容易に行うことができるという効果を有す
る。
第１図ＡないしＤは従来の半導体装置の製造方
法を示す工程説明図、第２図ＡないしＧはこの発
明の一実施例の半導体装置の製造方法を示す工程
説明図、第３図ＡおよびＢはそれぞれ従来例と実
施例とを比較して示す効果の説明図である。 ６…シリコン基板（半導体基板）、６ａ…島領
域、６ｂ…段差部、７…分離酸化膜、８…シリコ
ン酸化膜、８ａ，８′ａ…下地シリコン酸化膜、
８ｂ，８′ｂ…第２シリコン酸化膜、９…シリコ
ン窒化膜（耐酸化性膜）、９ａ，９′ａ…第１シリ
コン窒化膜、９ｂ，９′ｂ…第２シリコン窒化膜、
１０…レジスト。
法を示す工程説明図、第２図ＡないしＧはこの発
明の一実施例の半導体装置の製造方法を示す工程
説明図、第３図ＡおよびＢはそれぞれ従来例と実
施例とを比較して示す効果の説明図である。 ６…シリコン基板（半導体基板）、６ａ…島領
域、６ｂ…段差部、７…分離酸化膜、８…シリコ
ン酸化膜、８ａ，８′ａ…下地シリコン酸化膜、
８ｂ，８′ｂ…第２シリコン酸化膜、９…シリコ
ン窒化膜（耐酸化性膜）、９ａ，９′ａ…第１シリ
コン窒化膜、９ｂ，９′ｂ…第２シリコン窒化膜、
１０…レジスト。
Claims (1)
- １ シリコン基板上に順次下地シリコン酸化膜お
よび第１シリコン窒化膜を積層形成し島領域を残
して前記第１シリコン窒化膜、下地シリコン酸化
膜およびシリコン基板の一部をドライエツチング
法によりエツチング除去し開口部を形成する工程
と、前記第１シリコン窒化膜の開口縁が前記下地
シリコン酸化膜の開口側面より内方にひさし状に
張り出すように前記下地シリコン酸化膜の開口側
面を湿式エツチング法によりサイドエツチングす
る工程と、シリコン基板上全面に第２シリコン窒
化膜を堆積形成するとともに異方性ドライエツチ
ング法により前記開口部の底面に堆積した第２シ
リコン窒化膜をエツチング除去して島領域の側面
に第２シリコン窒化膜を選択的に残存させる工程
と、前記第１、第２シリコン窒化膜をマスクとし
て前記開口部を選択酸化し分離酸化膜を形成する
工程とを含む半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56198934A JPS5898944A (ja) | 1981-12-08 | 1981-12-08 | 半導体装置の製造方法 |
| US06/660,255 US4563227A (en) | 1981-12-08 | 1984-10-12 | Method for manufacturing a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56198934A JPS5898944A (ja) | 1981-12-08 | 1981-12-08 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5898944A JPS5898944A (ja) | 1983-06-13 |
| JPH0336302B2 true JPH0336302B2 (ja) | 1991-05-31 |
Family
ID=16399393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56198934A Granted JPS5898944A (ja) | 1981-12-08 | 1981-12-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5898944A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4561172A (en) * | 1984-06-15 | 1985-12-31 | Texas Instruments Incorporated | Integrated circuit fabrication method utilizing selective etching and oxidation to form isolation regions |
| US4538343A (en) * | 1984-06-15 | 1985-09-03 | Texas Instruments Incorporated | Channel stop isolation technology utilizing two-step etching and selective oxidation with sidewall masking |
| US4580330A (en) * | 1984-06-15 | 1986-04-08 | Texas Instruments Incorporated | Integrated circuit isolation |
| JPS6148934A (ja) * | 1984-08-16 | 1986-03-10 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| US5182227A (en) * | 1986-04-25 | 1993-01-26 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method for manufacturing the same |
| BE1007588A3 (nl) * | 1993-09-23 | 1995-08-16 | Philips Electronics Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting met een halfgeleiderlichaam met veldisolatiegebieden gevormd door met isolerend materiaal gevulde groeven. |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53120289A (en) * | 1977-03-30 | 1978-10-20 | Toshiba Corp | Manufacture of semiconductor device |
-
1981
- 1981-12-08 JP JP56198934A patent/JPS5898944A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5898944A (ja) | 1983-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4857477A (en) | Process for fabricating a semiconductor device | |
| KR0178823B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP3065829B2 (ja) | 半導体装置 | |
| US5512509A (en) | Method for forming an isolation layer in a semiconductor device | |
| US4612701A (en) | Method to reduce the height of the bird's head in oxide isolated processes | |
| JPH0336302B2 (ja) | ||
| JPS63299144A (ja) | パッド用酸化保護層でシールされたインターフェイス分離方法 | |
| JPS58150A (ja) | 半導体装置の製造方法 | |
| JP2896072B2 (ja) | 半導体素子のフィールド酸化膜の形成方法 | |
| JP2757919B2 (ja) | 半導体装置の製造方法 | |
| JPS59141222A (ja) | 半導体装置の製造方法 | |
| JP2722518B2 (ja) | 半導体装置の製造方法 | |
| JPS6358370B2 (ja) | ||
| JPS61119056A (ja) | 半導体装置の製造方法 | |
| JPH0744213B2 (ja) | 半導体装置の製造方法 | |
| JPH06224187A (ja) | Ｌｏｃｏｓ酸化膜の形成方法 | |
| JPH0258778B2 (ja) | ||
| JPH0338733B2 (ja) | ||
| JPH0249017B2 (ja) | ||
| JPH1126572A (ja) | 半導体装置の製造方法 | |
| JP2669160B2 (ja) | 半導体装置の製造方法 | |
| JPS6115345A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6189633A (ja) | 半導体装置の製造方法 | |
| JPH05198571A (ja) | 半導体装置及びその製造方法 | |
| JPH05129253A (ja) | 半導体装置の製造方法 |