JPS58154264A - ホ−ル効果半導体集積回路 - Google Patents
ホ−ル効果半導体集積回路Info
- Publication number
- JPS58154264A JPS58154264A JP57037467A JP3746782A JPS58154264A JP S58154264 A JPS58154264 A JP S58154264A JP 57037467 A JP57037467 A JP 57037467A JP 3746782 A JP3746782 A JP 3746782A JP S58154264 A JPS58154264 A JP S58154264A
- Authority
- JP
- Japan
- Prior art keywords
- elements
- output
- hall
- circuit
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N59/00—Integrated devices, or assemblies of multiple devices, comprising at least one galvanomagnetic or Hall-effect element covered by groups H10N50/00 - H10N52/00
Landscapes
- Hall/Mr Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、ホール素子及びホール出力を増幅する回路等
を単一のシリコン基板内に集積化した、ホール効果半導
体集積回路（以下単にホールＩＣという）に関するもの
である。
を単一のシリコン基板内に集積化した、ホール効果半導
体集積回路（以下単にホールＩＣという）に関するもの
である。
シリコン基板によるスイッチタイプのホールＩＣは、従
来、第１図に示す構成のものが一般的である、１はシリ
コンホール素子、２は増幅回路、３はシュミットトリガ
−回路、４は出力回路、５は定電圧回路で、これらは単
一のシリコン基板６内に集積化される。７は電源（電圧
Ｖｃｃ）端子、８及び９は出力端子、１０けＧＮＤ（グ
ランド）端子である。
来、第１図に示す構成のものが一般的である、１はシリ
コンホール素子、２は増幅回路、３はシュミットトリガ
−回路、４は出力回路、５は定電圧回路で、これらは単
一のシリコン基板６内に集積化される。７は電源（電圧
Ｖｃｃ）端子、８及び９は出力端子、１０けＧＮＤ（グ
ランド）端子である。
このように従来のホールＩＣでも出力端子は２端子であ
るか、ホール素子１、増幅回路２、シュミットトリガ−
回路３Ｉ／″ｉそれぞれ直結され、最終の出力回路４よ
り２つの出力端子８，９を取出すようにしている。従っ
て、２つの出力端子８，９でありながら、磁場に対して
単一のホール素子１の信号を回路処理して分割している
ため、出力端子８，９は同一出力であるか、若］−くは
出力回路４に内蔵されたインバータ回路により能力に反
転した信号を取出すようにしたに過ぎない。第２図（ａ
）（ｄ前者の出力例で、出力端子８，９共同−の出力特
性を有し、第２図（ｂ）は後者の出力例で、出力端子８
（例えば実線）と出力端子９（例えば破線）は単に反転
した出力特性であることを示している１゜本発明はかか
る問題点に鑑み、複数の出力端子か異った１１作磁束密
度によりスイッチングする特性であることを特徴とする
ホールＩＣを提供するものである、 以下第３図〜第７図により本発明の実施例を説明する。
るか、ホール素子１、増幅回路２、シュミットトリガ−
回路３Ｉ／″ｉそれぞれ直結され、最終の出力回路４よ
り２つの出力端子８，９を取出すようにしている。従っ
て、２つの出力端子８，９でありながら、磁場に対して
単一のホール素子１の信号を回路処理して分割している
ため、出力端子８，９は同一出力であるか、若］−くは
出力回路４に内蔵されたインバータ回路により能力に反
転した信号を取出すようにしたに過ぎない。第２図（ａ
）（ｄ前者の出力例で、出力端子８，９共同−の出力特
性を有し、第２図（ｂ）は後者の出力例で、出力端子８
（例えば実線）と出力端子９（例えば破線）は単に反転
した出力特性であることを示している１゜本発明はかか
る問題点に鑑み、複数の出力端子か異った１１作磁束密
度によりスイッチングする特性であることを特徴とする
ホールＩＣを提供するものである、 以下第３図〜第７図により本発明の実施例を説明する。
第３図の実施例は、磁束密度に対するホール出力電圧の
異なる２種類のホール素子１，１′を同一シリコン基板
６上に近接して作成し、それぞれのホール素子１，１′
に直結した増幅回路２，２′シュミットトリガ−回路３
．３’、出力回路４゜４′を同じシリコン基板６に並列
にＩＣ技術により作成したものである。なお、５は共通
の定電圧回路である。
異なる２種類のホール素子１，１′を同一シリコン基板
６上に近接して作成し、それぞれのホール素子１，１′
に直結した増幅回路２，２′シュミットトリガ−回路３
．３’、出力回路４゜４′を同じシリコン基板６に並列
にＩＣ技術により作成したものである。なお、５は共通
の定電圧回路である。
シリコンホール素子の感度Ｖ Ｈ／Ｂ は次式％式％
第５図にシリコン基板６上のホール素子１（又は１′
）部ノ構成を、第６図に感度ＶＨ／ＢとＷ／Ｌの関係（
Ｔａ 、 Ｖ 、 Ｂ 、μは一定）を示す。上式及び
第６図に表わされるように、ホール素子の横幅Ｗ。
）部ノ構成を、第６図に感度ＶＨ／ＢとＷ／Ｌの関係（
Ｔａ 、 Ｖ 、 Ｂ 、μは一定）を示す。上式及び
第６図に表わされるように、ホール素子の横幅Ｗ。
縦幅りの比を変えることにより、その感度を変えること
ができる。
ができる。
なお、Ｗ／Ｌがα５の場合にはｆ Ｈ（Ｗ／ Ｌ ）は
α９とほとんど１に近く、Ｗ／ＬがＬＬ２５以下の場合
にはｆＨ（Ｗ／Ｌ）はｌと見なし得る。このような条件
のもとでは、 Ｌ で、（第６図点線）、ＶＨ／ＢとＷ／Ｌ とは比例関
係となり、感度の異なるホール素子の設計は比較的容易
である、もちろん他の範囲でも何ら差支えない。
′□′：″ このようにＬ／Ｗの異なった２種のホール素ｆ１．１′
を組込むことにより、第４図（ａ）または（ｂ）に示す
ような、異なったスイッチ動作磁束密度特性をもつ出力
が得られる。第４図において、実線は例えば出力端子８
、破線は出力端子９の出力である。
α９とほとんど１に近く、Ｗ／ＬがＬＬ２５以下の場合
にはｆＨ（Ｗ／Ｌ）はｌと見なし得る。このような条件
のもとでは、 Ｌ で、（第６図点線）、ＶＨ／ＢとＷ／Ｌ とは比例関
係となり、感度の異なるホール素子の設計は比較的容易
である、もちろん他の範囲でも何ら差支えない。
′□′：″ このようにＬ／Ｗの異なった２種のホール素ｆ１．１′
を組込むことにより、第４図（ａ）または（ｂ）に示す
ような、異なったスイッチ動作磁束密度特性をもつ出力
が得られる。第４図において、実線は例えば出力端子８
、破線は出力端子９の出力である。
第７図の実施例は、近接して作成されるホール素子１，
１′を全く同一のサイズとして、別途電圧調整回路１１
を内蔵して、それぞれのホール素子１，１′に印加され
る電圧を異なったものとしたものである。その他の構成
は第３図のものと同様である。この構成によυホール素
子１，１′での感度が変化し、同様に出力端子８，９に
第４図のような特性の出力を得ることができる。
１′を全く同一のサイズとして、別途電圧調整回路１１
を内蔵して、それぞれのホール素子１，１′に印加され
る電圧を異なったものとしたものである。その他の構成
は第３図のものと同様である。この構成によυホール素
子１，１′での感度が変化し、同様に出力端子８，９に
第４図のような特性の出力を得ることができる。
上述の実施例では、出力端子として２端子の場合を述べ
たが、本方式を更に拡張して、必要に応じて複数のホー
ル素子及び付属回路を並列に設置すれば、動作磁束密度
の異なった多端子の出力を（Ｊｊ８えたホールＩＣに発
展させることができる。
たが、本方式を更に拡張して、必要に応じて複数のホー
ル素子及び付属回路を並列に設置すれば、動作磁束密度
の異なった多端子の出力を（Ｊｊ８えたホールＩＣに発
展させることができる。
以上のように本発明のホール効果半導体集積回路は、精
密位置決め制御用として有効であり、２つのホールＩＣ
を並べて使用する場合等と比較して、素子の選別１分類
か不要である点、及び配線。
密位置決め制御用として有効であり、２つのホールＩＣ
を並べて使用する場合等と比較して、素子の選別１分類
か不要である点、及び配線。
セツティングが１素子だけで済む点から、実装上の効果
か大きいものを提供できる。
か大きいものを提供できる。
第１図は従来例を示す構成図、第２図（ａｌ及び（ｂｌ
は従来の出力特性例を説明する図、第３図は本発明の一
実施例を示す構成図、第４図（ａｔ及び（ｂｌ Ｉｆｉ
本発明の出力特性例を説明する図、第５図はホール素子
部の構成を示す図、第６図／″ｉ感度と寸法比の関係を
示す図、第７図は本発明の他の実施例を示す構成図であ
る。 １・１′・・・ホール素子、 ２・２′・・・増幅器、
３・３′・・・シュミットトリガ−回路、 ４・４′・
・・出力回路、 ５・・・定電圧回路、 ６・・・シリ
コン基板、 ７・・・電源端子、 ８・９・・・出力端
子、１０・・・ＧＮＤ端子、 Ｗ・・・横幅、 Ｌ・・
・縦幅、１１・・・電圧調整回路。 代理人 弁理士 福 士 愛 彦（他２名）１１ 蔵 譬
は従来の出力特性例を説明する図、第３図は本発明の一
実施例を示す構成図、第４図（ａｔ及び（ｂｌ Ｉｆｉ
本発明の出力特性例を説明する図、第５図はホール素子
部の構成を示す図、第６図／″ｉ感度と寸法比の関係を
示す図、第７図は本発明の他の実施例を示す構成図であ
る。 １・１′・・・ホール素子、 ２・２′・・・増幅器、
３・３′・・・シュミットトリガ−回路、 ４・４′・
・・出力回路、 ５・・・定電圧回路、 ６・・・シリ
コン基板、 ７・・・電源端子、 ８・９・・・出力端
子、１０・・・ＧＮＤ端子、 Ｗ・・・横幅、 Ｌ・・
・縦幅、１１・・・電圧調整回路。 代理人 弁理士 福 士 愛 彦（他２名）１１ 蔵 譬
Claims (1)
- １、それぞれ出力端子に動作磁束密度特性の異なる出力
を導出する、複数の素子及び回路部を有してなることを
特徴とするホール効果半導体集積回路１、
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57037467A JPS58154264A (ja) | 1982-03-09 | 1982-03-09 | ホ−ル効果半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57037467A JPS58154264A (ja) | 1982-03-09 | 1982-03-09 | ホ−ル効果半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58154264A true JPS58154264A (ja) | 1983-09-13 |
Family
ID=12498324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57037467A Pending JPS58154264A (ja) | 1982-03-09 | 1982-03-09 | ホ−ル効果半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58154264A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4939449A (en) * | 1986-12-12 | 1990-07-03 | Liaisons Electroniques-Mecaniques Lem Sa | Electric current sensing device of the magnetic field compensation type |
-
1982
- 1982-03-09 JP JP57037467A patent/JPS58154264A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4939449A (en) * | 1986-12-12 | 1990-07-03 | Liaisons Electroniques-Mecaniques Lem Sa | Electric current sensing device of the magnetic field compensation type |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7692492B2 (en) | Operational amplifier | |
| JPH08340243A (ja) | バイアス回路 | |
| JPH08148537A (ja) | 半導体集積回路 | |
| JPH045289B2 (ja) | ||
| US6696840B2 (en) | Device for triggering ignition circuits | |
| JPS58154264A (ja) | ホ−ル効果半導体集積回路 | |
| JP2681427B2 (ja) | 半導体装置 | |
| JPH0793562B2 (ja) | 出力バッファ回路 | |
| JP2868115B2 (ja) | 半導体集積回路駆動用電源回路 | |
| JP2832994B2 (ja) | 半導体集積回路 | |
| JP2962051B2 (ja) | 半導体集積回路装置 | |
| JP2811740B2 (ja) | 集積回路 | |
| US3643104A (en) | Magnetic control device | |
| JPS6281119A (ja) | 半導体集積回路装置 | |
| JPS60150662A (ja) | 半導体集積論理装置 | |
| JPH0677404A (ja) | Ｌｓｉチップ等の静電破壊防止回路 | |
| JPH1197628A (ja) | 半導体装置 | |
| JPH08307222A (ja) | 集積回路 | |
| JPH0521708A (ja) | 半導体装置 | |
| JPS603726A (ja) | 基準電源 | |
| JPH0317576A (ja) | 半導体装置 | |
| JPH05235735A (ja) | ディジタル回路 | |
| JPS5946564A (ja) | 磁気検出装置 | |
| JPH04258151A (ja) | 半導体集積回路 | |
| JPH11225037A (ja) | 定電圧発生回路とその製造方法，及び出力電圧調整方法 |