JPS58156253A - 調歩式デ−タ伝送装置 - Google Patents
調歩式デ−タ伝送装置Info
- Publication number
- JPS58156253A JPS58156253A JP57038036A JP3803682A JPS58156253A JP S58156253 A JPS58156253 A JP S58156253A JP 57038036 A JP57038036 A JP 57038036A JP 3803682 A JP3803682 A JP 3803682A JP S58156253 A JPS58156253 A JP S58156253A
- Authority
- JP
- Japan
- Prior art keywords
- data
- counter
- transmission
- data transmission
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L13/00—Details of the apparatus or circuits covered by groups H04L15/00 or H04L17/00
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、調歩式データ伝送装置に関し、特に小規模デ
ータ伝送に用いて好適なものであや。
ータ伝送に用いて好適なものであや。
ｔａ１０マイクロコンビエータと第２のマイクロコンピ
ュータとの間で、各種データを伝送する際に第１図に示
す如き調歩式データ伝送装置が使用される。この伝送装
置において、入出力制御装置１はアドレスバス石、を介
し℃中央処理装置ＣＰＵ（図示せず）に接続されている
。そして、１キヤラクタバツフア４は、データバ人りを
介して中央処理装置ＣＰＵｋ接続されている。また、送
信コントロールレジスタ２．受信コントロールレジスタ
３は、それぞれ上記入出力制御装置１．１キャラクタバ
ッファ４に接続される。更に、上記送信コントロールレ
ジスタ２の一端は、送信データラインな介して他の調歩
式データ伝送装置に接続され、上記受信コントロールレ
ジスタ３の一端は他の調歩式データ伝送装置に接続され
ている。
ュータとの間で、各種データを伝送する際に第１図に示
す如き調歩式データ伝送装置が使用される。この伝送装
置において、入出力制御装置１はアドレスバス石、を介
し℃中央処理装置ＣＰＵ（図示せず）に接続されている
。そして、１キヤラクタバツフア４は、データバ人りを
介して中央処理装置ＣＰＵｋ接続されている。また、送
信コントロールレジスタ２．受信コントロールレジスタ
３は、それぞれ上記入出力制御装置１．１キャラクタバ
ッファ４に接続される。更に、上記送信コントロールレ
ジスタ２の一端は、送信データラインな介して他の調歩
式データ伝送装置に接続され、上記受信コントロールレ
ジスタ３の一端は他の調歩式データ伝送装置に接続され
ている。
上述の如き構成の伝送装置においては、データを伝送す
る際に先ずスタート信号が伝送され、次に１キャラクタ
単位のデータが伝送され、更にエンド信号が伝送される
。そして、スタート信号からエンド信号までの送信及び
受信は、コントロールソフトウェア（システムソフトウ
ェア）Ｋよつて行われている。この場合、送信及び受信
のカウントは、ソフトウェアが負担するので、ソフトウ
ェアが難しくなる。また、受信コントロールレジスタ＃
／ｃ″′Ｃ受信されたデータを中央処理装置にて読みと
る際に、例えばエンド信号と次のスタート信号との間で
中央処理装置が忙がしすぎると、次の受信データを読み
とることができず、消滅してしまう。更ｋ、上述の如き
データの消滅を把握することができな（・。
る際に先ずスタート信号が伝送され、次に１キャラクタ
単位のデータが伝送され、更にエンド信号が伝送される
。そして、スタート信号からエンド信号までの送信及び
受信は、コントロールソフトウェア（システムソフトウ
ェア）Ｋよつて行われている。この場合、送信及び受信
のカウントは、ソフトウェアが負担するので、ソフトウ
ェアが難しくなる。また、受信コントロールレジスタ＃
／ｃ″′Ｃ受信されたデータを中央処理装置にて読みと
る際に、例えばエンド信号と次のスタート信号との間で
中央処理装置が忙がしすぎると、次の受信データを読み
とることができず、消滅してしまう。更ｋ、上述の如き
データの消滅を把握することができな（・。
依って、本発明の目的とするところは、送受信コントロ
ールのためのソフトウェアの負担を軽減し得る上に、デ
ータ消滅等の不測の事故の発生を防止し得る調歩式デー
タ伝送装置を提供することにある。
ールのためのソフトウェアの負担を軽減し得る上に、デ
ータ消滅等の不測の事故の発生を防止し得る調歩式デー
タ伝送装置を提供することにある。
以下、本発明な適用した調歩式データ伝送装置の一実施
例を、第２図及び第３図を参照して説明する。なお、従
来例と同一の回路動作をなす部分には同一の符号を付し
、その説明を省略する。
例を、第２図及び第３図を参照して説明する。なお、従
来例と同一の回路動作をなす部分には同一の符号を付し
、その説明を省略する。
送信コントロールレジスタ２と受信コントロールレジス
タ３との間には、カウンタ５か設けられている。このカ
ウンタ５は、ｌ１ｌＥ３図に示す如く、送信カウンタ５
ｍ、受信カウンタ５ｂ、比較器５ｃとを有する構造のも
のでよい。
タ３との間には、カウンタ５か設けられている。このカ
ウンタ５は、ｌ１ｌＥ３図に示す如く、送信カウンタ５
ｍ、受信カウンタ５ｂ、比較器５ｃとを有する構造のも
のでよい。
このように構成するととによって、送信時のデータは、
送信カウンタ５ａＫより計数される。上記送信データに
もとづく受信データは、受信カウンタ５ｂによって計数
される。そして、送信データと受信データとが一致した
時、正常な読み出しが行われる。これに対し、送信デー
タと受信データとが一致しない時には、再度データ伝達
を指示する。また、上記カウンタ５ａ、５ｂは、中央処
理装置によってクリアーされる。
送信カウンタ５ａＫより計数される。上記送信データに
もとづく受信データは、受信カウンタ５ｂによって計数
される。そして、送信データと受信データとが一致した
時、正常な読み出しが行われる。これに対し、送信デー
タと受信データとが一致しない時には、再度データ伝達
を指示する。また、上記カウンタ５ａ、５ｂは、中央処
理装置によってクリアーされる。
上述の如き調歩式データ伝送装置によれば、送信データ
と受信データとがそれぞれ送信カウンタ５ａと受信カウ
ンタ５ｂとによって計数されるので、ソフトウェアはカ
ウンタ５ａ、５ｂのクリアーと読み出しだけでよく、ソ
フトウェアの負担が軽減される。また、送信データと受
信データとが一致しなければ、正常なデータの読み出し
が行われないので、データの消滅等の不測の事故が発生
しない。更に、送信データと受信データが一致しない場
合、データ消滅を早期に発見することができ、これによ
り再度データ伝達を指示することが可能になる。
と受信データとがそれぞれ送信カウンタ５ａと受信カウ
ンタ５ｂとによって計数されるので、ソフトウェアはカ
ウンタ５ａ、５ｂのクリアーと読み出しだけでよく、ソ
フトウェアの負担が軽減される。また、送信データと受
信データとが一致しなければ、正常なデータの読み出し
が行われないので、データの消滅等の不測の事故が発生
しない。更に、送信データと受信データが一致しない場
合、データ消滅を早期に発見することができ、これによ
り再度データ伝達を指示することが可能になる。
第１図は従来の調歩式データ伝送装置の一例を示すブロ
ックダイアグラム、菖２図は本発明の一実施例を示す調
歩式データ伝送装置のブロックダイアグラム、第３図は
カウンタの回路構成を示すブロックダイアグラム。 １・・・入出力制御装置、２・・・送信コントロールレ
ジスタ、３・・受信コントロールレジスタ、４・・・１
キヤラクタバツフア、５・・・カウンタ、５ａ・・・送
信カウンタ、５ｂ・・・受信カウンタ、５Ｃ・・・比較
器。 第 １ 図 ６ 第 ２ 図 第 ３ 図
ックダイアグラム、菖２図は本発明の一実施例を示す調
歩式データ伝送装置のブロックダイアグラム、第３図は
カウンタの回路構成を示すブロックダイアグラム。 １・・・入出力制御装置、２・・・送信コントロールレ
ジスタ、３・・受信コントロールレジスタ、４・・・１
キヤラクタバツフア、５・・・カウンタ、５ａ・・・送
信カウンタ、５ｂ・・・受信カウンタ、５Ｃ・・・比較
器。 第 １ 図 ６ 第 ２ 図 第 ３ 図
Claims (1)
- １、中央処理装置からの制御信号にもとづき情報の送信
及び受信を制御する入出力制御装置と、情報な送信する
送信コントロールレジスタと、情報ヲ受信する受信コン
トロールレジスタと、中央処理装置から供給される情報
を上記送信コントロールレジスタに供給するとともに、
上記受信コントロールレジスタからの受信情報を中央処
理装置に供給するキャラクタバッファ回路とをそれぞれ
具備する調歩式データ伝送装置において、送信情報を計
数する第１の計数器と、受信情報を計数する第２の計数
器と、上記第１及び第２の計数値とを比較する比較器と
を設けたことを特徴とする調歩式データ伝送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57038036A JPS58156253A (ja) | 1982-03-12 | 1982-03-12 | 調歩式デ−タ伝送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57038036A JPS58156253A (ja) | 1982-03-12 | 1982-03-12 | 調歩式デ−タ伝送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58156253A true JPS58156253A (ja) | 1983-09-17 |
Family
ID=12514306
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57038036A Pending JPS58156253A (ja) | 1982-03-12 | 1982-03-12 | 調歩式デ−タ伝送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58156253A (ja) |
-
1982
- 1982-03-12 JP JP57038036A patent/JPS58156253A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5276845A (en) | Apparatus with multiple buses for permitting concurrent access to a first memory by a processor while a DMA transfer is occurring between a second memory and a communications buffer | |
| JPS58156253A (ja) | 調歩式デ−タ伝送装置 | |
| JPS61164377A (ja) | 符号，復号方式 | |
| JPS6055463A (ja) | マルチプロセツサシステム | |
| JPS6153985B2 (ja) | ||
| JP4097377B2 (ja) | マイクロコンピュータ | |
| JP2623816B2 (ja) | 信号伝送方式 | |
| JP2737179B2 (ja) | バスシステム | |
| JPS60160459A (ja) | 直接メモリ・アクセス制御方式 | |
| KR100962306B1 (ko) | 임베디드 시스템의 양방향 데이터 통신장치 및 그 방법 | |
| JP2575514B2 (ja) | データ通信装置 | |
| JP2667285B2 (ja) | 割込制御装置 | |
| JPS6360409B2 (ja) | ||
| JPS6111898A (ja) | 多重化信号伝送システム | |
| JPH04314157A (ja) | 通信装置 | |
| JPS59157735A (ja) | デ−タバス制御方式 | |
| JPS6340956A (ja) | デ−タ転送装置 | |
| JPS6252656A (ja) | デ−タ転送方式 | |
| JPS6074848A (ja) | シリアルデ−タ転送方式 | |
| JPS60114050A (ja) | デ−タ受信監視装置 | |
| JPS59205855A (ja) | 回線アダプタ | |
| JPS58186835A (ja) | タイミング信号選択方式 | |
| JPH05103167A (ja) | フアクシミリ装置 | |
| JPH0348324A (ja) | プリンタインタフェース方式 | |
| JPS629458A (ja) | マルチｃｐｕシステムバス |