JPS58157151A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS58157151A JPS58157151A JP57043531A JP4353182A JPS58157151A JP S58157151 A JPS58157151 A JP S58157151A JP 57043531 A JP57043531 A JP 57043531A JP 4353182 A JP4353182 A JP 4353182A JP S58157151 A JPS58157151 A JP S58157151A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- earthing
- ground
- electrode
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
- H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
- H10D84/209—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only resistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
- H10W20/427—Power or ground buses
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は半導体集積回路装置、特に半導体集積回路内
に含まれる複数の接地配線間の電気的相互干渉を軽減す
るための接地配線構造に関するものである。
に含まれる複数の接地配線間の電気的相互干渉を軽減す
るための接地配線構造に関するものである。
第1図は従来の半導体集積回路装置の接地配線およびボ
ンディング電極構造を示し% [IWAはその断面構造
を示す。ここで1は単一半導体基板(例えばP形シリコ
ン)、6および6は例えばP形の拡散層からなる分散領
域2,8.4によ)分@*れた基板とは反対導電形の領
域(例えばN形エピタキシャル層)、7および8は電子
回路網を脱刷を配路化するため各1素子(例えばP膨拡
散層の抵抗)を代表しTこ電子回艷、00,400,5
00 は夫々の電子回路を接続する接地配線(例えば
M)14は夫々の接地配線を1点に集めるための接地電
極(例えばAl)、2Bは絶縁層(例えば2酸化珪素)
9、10 、11 、 lj、 1Bは電極、Ro a
Ra tRs *R@+Ry @RJ IRe、Rs・
は夫々の構造が持つ個有の寄生インピーダンスを示す
、第2図の内00,100,400,500.14およ
び16は第1図の同一符号の構造を概念的に示したもの
である。図において、2組の電子回路7および8は分電
領域2,8および4を含む分離構造により*気的に相互
に分離されている。夫々翫子回&7および8の接地電極
10および11は夫々の電子回路に近い半導体基板lと
ほぼ同一と見なせる分111*極9および11に夫々配
線接続され、夫々の共通wt@ OOおよび500は更
にワイヤボンディングのためのボンディング用接地II
E極141こ接続されている。
ンディング電極構造を示し% [IWAはその断面構造
を示す。ここで1は単一半導体基板(例えばP形シリコ
ン)、6および6は例えばP形の拡散層からなる分散領
域2,8.4によ)分@*れた基板とは反対導電形の領
域(例えばN形エピタキシャル層)、7および8は電子
回路網を脱刷を配路化するため各1素子(例えばP膨拡
散層の抵抗)を代表しTこ電子回艷、00,400,5
00 は夫々の電子回路を接続する接地配線(例えば
M)14は夫々の接地配線を1点に集めるための接地電
極(例えばAl)、2Bは絶縁層(例えば2酸化珪素)
9、10 、11 、 lj、 1Bは電極、Ro a
Ra tRs *R@+Ry @RJ IRe、Rs・
は夫々の構造が持つ個有の寄生インピーダンスを示す
、第2図の内00,100,400,500.14およ
び16は第1図の同一符号の構造を概念的に示したもの
である。図において、2組の電子回路7および8は分電
領域2,8および4を含む分離構造により*気的に相互
に分離されている。夫々翫子回&7および8の接地電極
10および11は夫々の電子回路に近い半導体基板lと
ほぼ同一と見なせる分111*極9および11に夫々配
線接続され、夫々の共通wt@ OOおよび500は更
にワイヤボンディングのためのボンディング用接地II
E極141こ接続されている。
この様な半導体集積回路はそ(Dl[気的経路に有限の
インピーダンスRe *R6sR@*RyおよびRsを
持つ事は周知の事実である。これらのインピーダンスの
実例としてRe=50mΩ、Rs=1Ω、RI=zもΩ
。
インピーダンスRe *R6sR@*RyおよびRsを
持つ事は周知の事実である。これらのインピーダンスの
実例としてRe=50mΩ、Rs=1Ω、RI=zもΩ
。
〜=20Ω、R,=50Ωの値は発生し得る。ここで回
路7および8から流れ出る信号電流を夫々Iy =IQ
mA。
路7および8から流れ出る信号電流を夫々Iy =IQ
mA。
Is=10mAとし、ホンティング電極14’)OVJ
:する。
:する。
この時の等価回路は第8図で表わされる。但し十分小さ
いと判断されるインピーダンスは省略しである1等価回
路より*子回路8の接地点■の電位v−14は次の通シ
求められる。
いと判断されるインピーダンスは省略しである1等価回
路より*子回路8の接地点■の電位v−14は次の通シ
求められる。
Vm−sa = Rs Is
…−(1)Rs b =Ro (b+ムーIi
)+(島+Rr +R@ ) (Is Is )””
(2)ここでR6+Ra +R@ 十Ry +R@ ”
”R2Se とする。
…−(1)Rs b =Ro (b+ムーIi
)+(島+Rr +R@ ) (Is Is )””
(2)ここでR6+Ra +R@ 十Ry +R@ ”
”R2Se とする。
Ro Ra (RO+R@ 十Ry +Re
) RsVa−u = H,−Iy” Rlo、Ig
””(4)(4)式に前記実例のインピーダンスおよび
信号電流を代入すると、Vs−m = 0.12X10
°a + 9.89X10’ −・−・・−(5)とな
る、したがって、電子回路8の接地点は電子回路7の影
響によル120μV分の干渉を受けることになる。この
ことは、電子回路8が等価的にg m= 10mA/1
0mV = 1mUの性能を持っているとすれば、電子
回路8は一382dB(1zoμiQ…うだけ電子回路
7から干渉を受けることになる。この様な干渉レベル(
−88,2dB)は電子回路において無視出来ないこと
があることは一般に十分理解出来る。
) RsVa−u = H,−Iy” Rlo、Ig
””(4)(4)式に前記実例のインピーダンスおよび
信号電流を代入すると、Vs−m = 0.12X10
°a + 9.89X10’ −・−・・−(5)とな
る、したがって、電子回路8の接地点は電子回路7の影
響によル120μV分の干渉を受けることになる。この
ことは、電子回路8が等価的にg m= 10mA/1
0mV = 1mUの性能を持っているとすれば、電子
回路8は一382dB(1zoμiQ…うだけ電子回路
7から干渉を受けることになる。この様な干渉レベル(
−88,2dB)は電子回路において無視出来ないこと
があることは一般に十分理解出来る。
この様に従来の接地配線構造は電子回路相互間の電気的
干渉が生じ易く、特に高利得、高周波回路JCオイては
不要信号の混入による信号の質の低下、例えば金の原因
となシ、又回路の正常な増幅機能を損う発振に到る原因
になる躯もある。
干渉が生じ易く、特に高利得、高周波回路JCオイては
不要信号の混入による信号の質の低下、例えば金の原因
となシ、又回路の正常な増幅機能を損う発振に到る原因
になる躯もある。
この発明は上記のような従来のものの欠点を除去するた
めになされたもので、共通の半導体基板内に形成された
2組以上の電子回路の接地配線を夫々の電子回路の間近
で半導体基板に接続せず・少くとも1つ又は一部のみの
接地配線を半導体基板に接続し全体の電子回路の接地電
位を得るようにして、夫々の電子回路の相互干渉を軽減
又は無くするような接地配線構造を有する半導体集積回
路装置提供するものである。
めになされたもので、共通の半導体基板内に形成された
2組以上の電子回路の接地配線を夫々の電子回路の間近
で半導体基板に接続せず・少くとも1つ又は一部のみの
接地配線を半導体基板に接続し全体の電子回路の接地電
位を得るようにして、夫々の電子回路の相互干渉を軽減
又は無くするような接地配線構造を有する半導体集積回
路装置提供するものである。
以下本発明の実施例について説明する。餠4図は本発明
の単一半導体集積回路の接地配線およびボンディング電
極構造を示し、li!5図はその断面構造を示す、@4
図および116図において第1図および112図と同−
i**のものは同一符号で示している0図において、2
組の電子回路7および8は分離領域g、sおよび4を含
む分離構造によルミ気的に相互に分離されている。仁の
内電子回路7はの接地配線00のみ分離電極iに配線接
続され更にボンディング用接地電極14に配線接続され
ている。一方電子回路8の接地配線’ 50Gは間近の
分離領域には配線されず、そのままボンデイン用接地電
極14#こ直接配線接続されている。この様に配線され
た半導体集積回路はその電気的経路に有限のインピーダ
ンスを持つが従来と異なる点は、第6図のような等価回
路で示されるように第8図に含まれるR・、 Rfおよ
びR−を含まない点にある。
の単一半導体集積回路の接地配線およびボンディング電
極構造を示し、li!5図はその断面構造を示す、@4
図および116図において第1図および112図と同−
i**のものは同一符号で示している0図において、2
組の電子回路7および8は分離領域g、sおよび4を含
む分離構造によルミ気的に相互に分離されている。仁の
内電子回路7はの接地配線00のみ分離電極iに配線接
続され更にボンディング用接地電極14に配線接続され
ている。一方電子回路8の接地配線’ 50Gは間近の
分離領域には配線されず、そのままボンデイン用接地電
極14#こ直接配線接続されている。この様に配線され
た半導体集積回路はその電気的経路に有限のインピーダ
ンスを持つが従来と異なる点は、第6図のような等価回
路で示されるように第8図に含まれるR・、 Rfおよ
びR−を含まない点にある。
116図の各インピーダンスを第8図の従来例と対比し
て、実例としてRO−30mΩ* Rs= 1Ωとし、
回路7および8から流れる信号電流を夫々I7=10m
A。
て、実例としてRO−30mΩ* Rs= 1Ωとし、
回路7および8から流れる信号電流を夫々I7=10m
A。
Ig =10mAとしボンディング用接地電極14をO
vとする1等価回路第6図よシミ子回路8の接地点■の
電位Va−14は次の通)求められる。
vとする1等価回路第6図よシミ子回路8の接地点■の
電位Va−14は次の通)求められる。
Vl−14=RJ Ig
”R8x。
すなわち接地点■の電位V、−14は明らかにRaおよ
びムのみに依存し、bに影砺されることはない。
びムのみに依存し、bに影砺されることはない。
相互干渉は皆無となる。
なお、上記実施例では2つの電子回路についてのみの場
合を示したが、2つ以上の複数電子回路についても全く
同じ結果が得られる事は明らかである。
合を示したが、2つ以上の複数電子回路についても全く
同じ結果が得られる事は明らかである。
又本発明の実施例を拡大し、多数の電子回路を複数の接
地電極およびボンディング用級地IE8iiに組み分け
することによって単一半導体集積回路構造を電子回路相
互間の干渉なく構成することも可舵である。
地電極およびボンディング用級地IE8iiに組み分け
することによって単一半導体集積回路構造を電子回路相
互間の干渉なく構成することも可舵である。
以上のようにこの発明によれば共通の半導体基板内に形
成された2組以上の電子回路とこれらの電子回路に共通
な接′地WIt&iとを接続する被数の接地配線のうち
、一部の接地配線のみを半導体基板の接地点に接続する
ことによシ、電子回路間の相互干渉を容易に軽減又は無
くすることがで−る。
成された2組以上の電子回路とこれらの電子回路に共通
な接′地WIt&iとを接続する被数の接地配線のうち
、一部の接地配線のみを半導体基板の接地点に接続する
ことによシ、電子回路間の相互干渉を容易に軽減又は無
くすることがで−る。
第1図は従来の半導体集積回路装置の接地配線構造を示
す平面図、第2図は111図の1−1線断面図、第8図
は第1図における接地配線路の等価回路図、#!4図は
本発明の半導体集積回路装置の接地配線構造を示す平面
図、第5図はm4図のマーマ線断面図、第6図はm4図
における接地配線路の等価回路図である。 図中、7.8・・・夫々電子回路、00 、600 、
400・・・夫々接地配線、1・・・半導体基板、2,
8.4・・・夫々分離領域、9・・・分離電極、14−
・・ボンディング用接地電極である。 代理人 葛野信− 第1図 第2図 第3図 第4図 第5図 第6図 Tη 手続補正書(自発) 1.事件の表示 特願昭57−48581号3、
補正をする者 事件との関係 特許出願人 5、補正の対象 明細書の発明の詳細な説明の欄ならびに図面6、補正の
内容 (1)図中第4図を別紙のとおり訂正する。 (2)明細書をつぎのとおり訂正する。
す平面図、第2図は111図の1−1線断面図、第8図
は第1図における接地配線路の等価回路図、#!4図は
本発明の半導体集積回路装置の接地配線構造を示す平面
図、第5図はm4図のマーマ線断面図、第6図はm4図
における接地配線路の等価回路図である。 図中、7.8・・・夫々電子回路、00 、600 、
400・・・夫々接地配線、1・・・半導体基板、2,
8.4・・・夫々分離領域、9・・・分離電極、14−
・・ボンディング用接地電極である。 代理人 葛野信− 第1図 第2図 第3図 第4図 第5図 第6図 Tη 手続補正書(自発) 1.事件の表示 特願昭57−48581号3、
補正をする者 事件との関係 特許出願人 5、補正の対象 明細書の発明の詳細な説明の欄ならびに図面6、補正の
内容 (1)図中第4図を別紙のとおり訂正する。 (2)明細書をつぎのとおり訂正する。
Claims (1)
- (1)共通の半導体基板内に形成された2組以上の電子
回路部分と、これらの電子回路部分に接続された複数の
接地配線と、上記半導体基板上に形成され上記複数の接
地配線が接続される共通の接地電極とを備え、上記複数
の接地配線の全部ではなく一部の接地配線のみを上記半
導体基板の!I!地点に接続したことを特徴とする半導
体粂IIIWA路装臘。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57043531A JPS58157151A (ja) | 1982-03-15 | 1982-03-15 | 半導体集積回路装置 |
| GB08306917A GB2120843A (en) | 1982-03-15 | 1983-03-14 | Semiconductor integrated circuit device |
| DE3309223A DE3309223C3 (de) | 1982-03-15 | 1983-03-15 | Integrierte Halbleiterschaltung |
| US06/808,240 US4684973A (en) | 1982-03-15 | 1985-12-13 | Semiconductor integrated circuit device having ground connections arranged to eliminate mutual interference between island-disposed electronic circuits |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57043531A JPS58157151A (ja) | 1982-03-15 | 1982-03-15 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58157151A true JPS58157151A (ja) | 1983-09-19 |
Family
ID=12666320
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57043531A Pending JPS58157151A (ja) | 1982-03-15 | 1982-03-15 | 半導体集積回路装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4684973A (ja) |
| JP (1) | JPS58157151A (ja) |
| DE (1) | DE3309223C3 (ja) |
| GB (1) | GB2120843A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0251251A (ja) * | 1988-08-15 | 1990-02-21 | Mitsubishi Electric Corp | 半導体集積回路 |
| JPH036662A (ja) * | 1989-06-02 | 1991-01-14 | Nec Corp | ベクトル処理装置 |
| JPH0380527U (ja) * | 1989-11-29 | 1991-08-19 | ||
| JPH08213669A (ja) * | 1995-02-01 | 1996-08-20 | Toshiba Corp | ホール素子および電気量測定装置 |
| US7759920B2 (en) | 2006-12-20 | 2010-07-20 | Ricoh Company, Ltd. | Switching regulator and semiconductor device having the same |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3532380A1 (de) * | 1985-09-11 | 1987-03-12 | Bosch Gmbh Robert | Monolithisch integrierte halbleiteranordnung |
| JPS6341041A (ja) * | 1986-08-06 | 1988-02-22 | Mitsubishi Electric Corp | 半導体装置 |
| US5155570A (en) * | 1988-06-21 | 1992-10-13 | Sanyo Electric Co., Ltd. | Semiconductor integrated circuit having a pattern layout applicable to various custom ICs |
| US5050238A (en) * | 1988-07-12 | 1991-09-17 | Sanyo Electric Co., Ltd. | Shielded front end receiver circuit with IF amplifier on an IC |
| US4947228A (en) * | 1988-09-20 | 1990-08-07 | At&T Bell Laboratories | Integrated circuit power supply contact |
| US4998160A (en) * | 1989-01-23 | 1991-03-05 | Motorola, Inc. | Substrate power supply contact for power integrated circuits |
| JPH0750708B2 (ja) * | 1989-04-26 | 1995-05-31 | 株式会社東芝 | 半導体装置 |
| US6338973B1 (en) * | 1997-08-18 | 2002-01-15 | Texas Instruments Incorporated | Semiconductor device and method of fabrication |
| WO2021120048A1 (zh) * | 2019-12-18 | 2021-06-24 | 华为技术有限公司 | 一种芯片结构及无线通信装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52139390A (en) * | 1976-05-17 | 1977-11-21 | Hitachi Ltd | Semiconductor integrated circuit device |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL6606164A (ja) * | 1966-05-06 | 1967-11-07 | ||
| US3423650A (en) * | 1966-07-01 | 1969-01-21 | Rca Corp | Monolithic semiconductor microcircuits with improved means for connecting points of common potential |
| JPS4819113B1 (ja) * | 1969-08-27 | 1973-06-11 | ||
| BE756061A (fr) * | 1969-09-11 | 1971-03-11 | Philips Nv | Dispositif semi-conducteur |
| DE2523913C3 (de) * | 1975-05-30 | 1980-06-26 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Stromversorgungsnetzwerk zur Speisung einer Vielzahl integrierter Schaltkreise |
| US4032962A (en) * | 1975-12-29 | 1977-06-28 | Ibm Corporation | High density semiconductor integrated circuit layout |
| DE2603747A1 (de) * | 1976-01-31 | 1977-08-04 | Licentia Gmbh | Integrierte schaltungsanordnung |
| DE2616975C3 (de) * | 1976-04-17 | 1981-07-09 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Anordnung von Nutzsignal- und Steuersignalleitungen zum kopplungsarmen Verdrahten von Halbleiterschaltern |
| JPS5915183B2 (ja) * | 1976-08-16 | 1984-04-07 | 株式会社日立製作所 | マトリツクス配線基板 |
| JPS5618469A (en) * | 1979-07-24 | 1981-02-21 | Fujitsu Ltd | Semiconductor device |
| JPS5662352A (en) * | 1979-10-26 | 1981-05-28 | Hitachi Ltd | Semiconductor integrated circuit device for acoustic amplification circuit |
-
1982
- 1982-03-15 JP JP57043531A patent/JPS58157151A/ja active Pending
-
1983
- 1983-03-14 GB GB08306917A patent/GB2120843A/en not_active Withdrawn
- 1983-03-15 DE DE3309223A patent/DE3309223C3/de not_active Expired - Lifetime
-
1985
- 1985-12-13 US US06/808,240 patent/US4684973A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52139390A (en) * | 1976-05-17 | 1977-11-21 | Hitachi Ltd | Semiconductor integrated circuit device |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0251251A (ja) * | 1988-08-15 | 1990-02-21 | Mitsubishi Electric Corp | 半導体集積回路 |
| JPH036662A (ja) * | 1989-06-02 | 1991-01-14 | Nec Corp | ベクトル処理装置 |
| JPH0380527U (ja) * | 1989-11-29 | 1991-08-19 | ||
| JPH08213669A (ja) * | 1995-02-01 | 1996-08-20 | Toshiba Corp | ホール素子および電気量測定装置 |
| US7759920B2 (en) | 2006-12-20 | 2010-07-20 | Ricoh Company, Ltd. | Switching regulator and semiconductor device having the same |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3309223C2 (ja) | 1994-05-11 |
| GB2120843A (en) | 1983-12-07 |
| DE3309223A1 (de) | 1983-10-06 |
| DE3309223C3 (de) | 1994-05-11 |
| US4684973A (en) | 1987-08-04 |
| GB8306917D0 (en) | 1983-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW511193B (en) | Inner circuit structure of array type bonding pad chip and its manufacturing method | |
| US8310034B2 (en) | Semiconductor device | |
| JPH0372666A (ja) | 半導体集積回路装置 | |
| JPH0151065B2 (ja) | ||
| US6121842A (en) | Cascode amplifier | |
| US4684973A (en) | Semiconductor integrated circuit device having ground connections arranged to eliminate mutual interference between island-disposed electronic circuits | |
| JPS6393126A (ja) | 半導体装置 | |
| CN108735657A (zh) | 半导体结构 | |
| US5027183A (en) | Isolated semiconductor macro circuit | |
| JPH04147577A (ja) | 同軸フラットケーブル用多極電気コネクタ | |
| CN113709971A (zh) | 一种电路板及通讯设备 | |
| JP3892630B2 (ja) | 半導体装置 | |
| JP2005223468A (ja) | 準平面型マイクロ波伝送線路 | |
| JP3483174B2 (ja) | 複合回路部品 | |
| US20240250523A1 (en) | Transient voltage absorption element | |
| US6046493A (en) | Semiconductor device with special emitter connection | |
| JP2689324B2 (ja) | 半導体装置用リードフレーム | |
| JP3018640B2 (ja) | 回路接続基板構造 | |
| JP2861975B2 (ja) | 平面型フィルタ素子 | |
| JP2723942B2 (ja) | 多極の双方向半導体制御素子 | |
| JPH063840B2 (ja) | 半導体装置 | |
| CN117878100A (zh) | 一种半导体芯片静电释放结构及半导体封装结构 | |
| US20210351445A1 (en) | Semiconductor device | |
| JP3084474B2 (ja) | 複合半導体素子及びこれを使用した回路装置 | |
| JPS6233468Y2 (ja) |