JPH0750708B2 - 半導体装置 - Google Patents

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は半導体装置に関し、特に多層配線構造を有する
半導体装置に関するものである。

（従来の技術） 以下第３図を参照して、従来技術による半導体装置につ
いて説明する。第３図は、従来技術による半導体装置の
ボンディング・パッド周辺の構造を示した平面図であ
る。

従来技術による半導体装置は、グランド電位が供給され
たボンディング・パッド（31）と、このボンディング・
パッド（31）から引き出され、アナログ回路１（33）の
グランド端子に接続された第１の配線（32）と、このボ
ンディング・パッド（31）から引き出され、アナログ回
路２（35）のグランド端子に接続された第２の配線（3
4）と、このボンディング・パッド（31）から引き出さ
れ、アナログ回路３（37）のグランド端子に接続された
第３の配線（36）とを備えていた。

この様な半導体装置においては、ボンディング・パッド
（31）から各アナログ回路（33），（35），（37）のグ
ランド端子への配線（32），（34），（36）を、各アナ
ログ回路（33），（35），（37）ごとに、ボンディング
・パッド（31）から分岐して接続することにより、各配
線（32），（34），（36）に共通する部分の配線のイン
ピーダンスを抑えて、回路間の干渉を小さくしていた。

（発明が解決しようとする課題） 上記の様な半導体装置では、各配線（32），（34），
（36）に共通する部分の配線のインピーダンスを抑え
て、回路間の干渉を小さくする為に、各アナログ回路
（33），（35），（37）への配線（32），（34），（3
6）をボンディング・パッド（31）から分岐している。
この為、各アナログ回路（33），（35），（37）への配
線（32），（34），（36）の線幅が細くなり、配線自体
のインピーダンスが大きくなってしまうという問題点が
ある。

本発明は上記の様な問題点を除去し、ボンディング・パ
ッドから各回路への配線の線幅を任意に設定することが
でき、配線のインピーダンスを小さくすることのできる
半導体装置を提供することを目的とする。

［発明の構成］ （課題を解決するための手段） 上記目的を達成するために本発明においては、第１の電
位が供給された第１のパッド領域と、この第１のパッド
領域から引き出され、第１の回路に接続された第１の配
線と、第１のパッド領域上に形成され、第１の電位が供
給された第２のパッド領域と、この第２のパッド領域か
ら引き出され、第２の回路に接続された第２の配線とを
備えた半導体装置を提供する。

（作 用） この様な半導体装置によれば、第１のパッド領域上に第
２のパッド領域を形成し、それぞれのパッド領域から各
回路への配線を引き出している。この為、各回路への配
線の線幅は、回路の数に無関係に、任意に設定すること
ができ、配線のインピーダンスを小さくすることができ
る。

（実施例） 以下第１図及び第２図を参照して、本発明の実施例に係
る半導体装置を説明する。第１図（ａ）は、本発明の第
１の実施例に係る半導体装置のボンディング・パッド周
辺の構造を示した平面図、同（ｂ）は、第１図（ａ）の
Ａ−Ａ′線における断面図である。

この半導体装置は、グランド電位が供給され、３層構造
の配線層からなるボンディング・パッド（11）と、１層
目の配線層からなり、アナログ回路１（17）のグランド
端子に接続された配線（16）と、２層目の配線層からな
り、アナログ回路２（15）のグランド端子に接続された
配線（14）と、３層目の配線層からなり、アナログ回路
３（13）のグランド端子に接続された配線（12）とを備
えている。

この様な半導体装置によれば、３層構造のボンディング
・パッドからアナログ回路（13），（15），（17）への
配線（12），（14），（16）をそれぞれ引き出してい
る。この為、各アナログ回路（13），（15），（17）へ
の配線（12），（14），（16）の線幅は細くすることな
しに、任意の幅に設定することができるので、各配線
（12），（14），（16）の共通のインピーダンスを抑え
ることができるとともに、各配線（12），（14），（1
6）のインピーダンスも小さくすることができる。

尚、本実施例でいうアナログ回路とは、例えばD/Aコン
バータ等である。又、本実施例では各配線をアナログ回
路に接続しているが、ディジタル回路に接続してもよ
い。但し、アナログ回路は線形的に変化する値を用いる
ので、各配線の共通のインピーダンスによるグランド電
位及び電源電位の変動に影響を受けやすい。この為、ア
ナログ回路に接続した方がより良い効果が得られる。更
に又、本実施例では各配線を各回路のグランド端子に接
続しているが、電源端子に接続しても同様な効果が得ら
れる。

第２図（ａ）は、本発明の第２の実施例に係る半導体装
置のボンディング・パッド周辺の構造を示した平面図、
同（ｂ），（ｃ）図は、第２図（ａ）のＢ−Ｂ′,C−
Ｃ′線における断面図である。

この半導体装置は、グランド電位が供給され、３層構造
の配線層からなるボンディング・パッド（21）と、１層
目の配線層からなる配線（25）と、２層目の配線層から
なる配線（26）と、３層目の配線層からなる配線（27）
と、電源電位が供給され、３層構造の配線層からなるボ
ンディング・パッド（22）と、１層目の配線層からなる
配線（28）と、２層目の配線層からなる配線（29），
（29′）と、３層目の配線層からなる配線（27′），
（27″）とを備え、これら電源線及びグランド線となる
配線（25），（26），（27），（27′），（27″），
（28），（29），（29′）を、周辺回路（例えば出力バ
ッファ回路等）（23）と内部回路（例えばロジックゲー
ト、メモリ等）（24）に、それぞれ分けて接続したもの
である。

グランド線となる配線（25），（26），（27）は、１層
目の配線（25）を内部回路（24）のグランド端子に接続
し、２層目及び３層目の配線（26），（27）をコンタク
トホール（30）を介して接続した後、周辺回路（23）の
グランド端子に接続している。又、電源線となる配線
（28），（29），（29′），（27′），（27″）は、１
層目、２層目及び３層目の配線（28），（29′），（2
7″）をコンタクトホール（30′）を介して接続した
後、内部回路（24）の電源端子に接続し、２層目及び３
層目の配線（29），（27′）をコンタクトホール（3
0″）を介して接続した後、周辺回路（23）の電源端子
に接続している。

この様な半導体装置によれば、第１の実施例と同様な効
果が得られ、更に太い線幅を必要とする部分には、複数
の配線で接続することができ、配線の自由度が向上す
る。

［発明の効果］ 以上詳述した様に本発明によれば、多層構造のパッドを
形成し、それぞれのパッドから各回路への配線を引き出
していることにより、配線の線幅を任意の幅にすること
ができ、配線のインピーダンスを小さくすることが可能
な半導体装置を提供することができる。

【図面の簡単な説明】

第１図（ａ），（ｂ）は本発明の第１の実施例に係る半
導体装置を示した平面図及び断面図、第２図（ａ），
（ｂ），（ｃ）は本発明の第２の実施例に係る半導体装
置を示した平面図及び断面図、第３図は従来技術による
半導体装置を示した平面図である。 11,21,22……ボンディング・パッド 12,14,16,25,26,27,27′,27″,28,29,29′……配線

───────────────────────────────────────────────────── フロントページの続き (72)発明者 土屋 郁男 神奈川県川崎市川崎区駅前本町25番地１ 東芝マイクロエレクトロニクス株式会社内 (56)参考文献 特開 平２−86131（ＪＰ，Ａ)

Claims (2)

【特許請求の範囲】
1. 【請求項１】第１の電位が供給された第１のパッド領域
   と、 この第１のパッド領域から引き出され、第１の回路に接
   続された第１の配線と、 前記第１のパット領域上に形成され、前記第１の電位が
   供給された第２のパッド領域と、 この第２のパッド領域から前記第１の配線の設けられた
   領域の少なくとも一部上に前記第１の配線とは独立に引
   き出され、第２の回路に接続された第２の配線とを有す
   ることを特徴とする半導体装置。
2. 【請求項２】前記第１の回路と前記第２の回路の少なく
   とも一方は、アナログ回路であることを特徴とする請求
   項１記載の半導体装置。