JPS58159149A - 命令コ−ド変換方式 - Google Patents
命令コ−ド変換方式Info
- Publication number
- JPS58159149A JPS58159149A JP4078582A JP4078582A JPS58159149A JP S58159149 A JPS58159149 A JP S58159149A JP 4078582 A JP4078582 A JP 4078582A JP 4078582 A JP4078582 A JP 4078582A JP S58159149 A JPS58159149 A JP S58159149A
- Authority
- JP
- Japan
- Prior art keywords
- microprogram
- memory
- instruction
- register
- instruction code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/26—Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
- G06F9/261—Microinstruction address formation
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/26—Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
- G06F9/262—Arrangements for next microinstruction selection
- G06F9/264—Microinstruction selection based on results of processing
- G06F9/265—Microinstruction selection based on results of processing by address selection on input of storage
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の対象
本発明は、命令コード変換のための特別なメモリを省略
する事を可能にした命令コード変換方式に関する。
する事を可能にした命令コード変換方式に関する。
従来技術
図１に従来の方式を示す。図において１は命令レジスタ
、２は命令コードからマイクロプログラムアドレスへの
変換を行なう変換メモリ、５はマイクロプログラムを格
納するマイクロプログラムメモリ、４は３のメモリから
請、み出したマイク口語を格納するマイクロレジスタ、
５はマイクロプログラムのアドレスを保持するマイクロ
プログラムカウンタ、６はアドレスの選択を行なうセレ
クタ、７はアドレスを＋１するインクリメンタである。
、２は命令コードからマイクロプログラムアドレスへの
変換を行なう変換メモリ、５はマイクロプログラムを格
納するマイクロプログラムメモリ、４は３のメモリから
請、み出したマイク口語を格納するマイクロレジスタ、
５はマイクロプログラムのアドレスを保持するマイクロ
プログラムカウンタ、６はアドレスの選択を行なうセレ
クタ、７はアドレスを＋１するインクリメンタである。
主＊ｒ’！憶より鯖４み出した命令コードは命令レジス
タ１に格納される。命令レジスタ１中の命令コードによ
り変換メモリ２を参照し、その出力をセレクタ６が選択
して最初のマイク口語をマイクロプログラムメモリ３よ
り膀み出しマイクロレジスタ４に格納すると同時に、セ
レク４６の出力をインクリメンタ７により＋１した後マ
イクロプログラムカラン４５に格納しておく。
タ１に格納される。命令レジスタ１中の命令コードによ
り変換メモリ２を参照し、その出力をセレクタ６が選択
して最初のマイク口語をマイクロプログラムメモリ３よ
り膀み出しマイクロレジスタ４に格納すると同時に、セ
レク４６の出力をインクリメンタ７により＋１した後マ
イクロプログラムカラン４５に格納しておく。
以降はマイクロプログラムカウンタ５の内容とインクリ
メンタ７によりｌｌｉｌ次マイクロプログラムメモリ３
の内容を読み出しマイクロレジスタ４に格納してハード
ウェアを制御する。こうした従来の方式においてはマイ
クロプログラムメモリ３とは別個に変換メモリ２を必要
とし、特に命令コード中マイクロプログラムアドレスの
決定に寄与する部分が短かく、従って変換メモリ２の語
数が少ｒｘ ＜て良い時もそれを上まわる語数を持った
メモリを割り当てる必要があり、ハードウェア実現上無
駄が発生していた。
メンタ７によりｌｌｉｌ次マイクロプログラムメモリ３
の内容を読み出しマイクロレジスタ４に格納してハード
ウェアを制御する。こうした従来の方式においてはマイ
クロプログラムメモリ３とは別個に変換メモリ２を必要
とし、特に命令コード中マイクロプログラムアドレスの
決定に寄与する部分が短かく、従って変換メモリ２の語
数が少ｒｘ ＜て良い時もそれを上まわる語数を持った
メモリを割り当てる必要があり、ハードウェア実現上無
駄が発生していた。
発明の目的
本発明の目的は、ハードウェア量を低減した命令コード
変換方式を提供することにある。
変換方式を提供することにある。
本発明は、主記憶より順次命令を読み出して処理を進め
る処理４ｆ−置において、上配処理装賃が、マイクロプ
ログラム実行中か又は命令コードからマイクロプログラ
ムアドレスへの変換を実行中かを保持するステータスを
有する事により命令コード変換用テーブルとマイクロプ
ログラムとを同一のメモリに格納し、ハードウェア量の
低減を可能としている事を特徴としている。
る処理４ｆ−置において、上配処理装賃が、マイクロプ
ログラム実行中か又は命令コードからマイクロプログラ
ムアドレスへの変換を実行中かを保持するステータスを
有する事により命令コード変換用テーブルとマイクロプ
ログラムとを同一のメモリに格納し、ハードウェア量の
低減を可能としている事を特徴としている。
発明の実施例
第２図に本発明による命令コード変換方式を示す。第１
図の従来の方式において命令コードからマイクロプログ
ラムアドレスへの変換を行なう変換メモリ２はマイクロ
プログラムメモリ５に含み、代わりにマイクロプログラ
ム実行中か又は命令コード変換を実行中かを示すステー
タス８を設けその出力により、セレクタ６をｉ！ｔｌｌ
都可能としている。主記憶より命令を命令レジスタ１に
増り込むとステータス８は「命令フェッチ完了」を指し
、セレクタ６は命令レジスタ１の出力を選択する。マイ
クロプログラムメモリ３より読み出した内容はマイクロ
プログラムのアドレスを示しマイクロレジスタ４に格納
すると同時に、ステータス８は「命令コード変換」に変
更されセレクタ６はマイクロレジスタ４の出力を選択し
、マイクロプログラムメモリ３はマイク口語を出力する
。これをマイクロレジスタ４に格納すると同時にステー
タス８は「マイクロプログラム実行中」に更新され、 発明の効果 以降セレクタ６はマイク口語のアドレスを指すマイクロ
プログラムカウンタ５の出方を選択し、毎回インクリメ
ンタ７により＋１する事により７１１次１４２７語を読
み出す事ができる。
図の従来の方式において命令コードからマイクロプログ
ラムアドレスへの変換を行なう変換メモリ２はマイクロ
プログラムメモリ５に含み、代わりにマイクロプログラ
ム実行中か又は命令コード変換を実行中かを示すステー
タス８を設けその出力により、セレクタ６をｉ！ｔｌｌ
都可能としている。主記憶より命令を命令レジスタ１に
増り込むとステータス８は「命令フェッチ完了」を指し
、セレクタ６は命令レジスタ１の出力を選択する。マイ
クロプログラムメモリ３より読み出した内容はマイクロ
プログラムのアドレスを示しマイクロレジスタ４に格納
すると同時に、ステータス８は「命令コード変換」に変
更されセレクタ６はマイクロレジスタ４の出力を選択し
、マイクロプログラムメモリ３はマイク口語を出力する
。これをマイクロレジスタ４に格納すると同時にステー
タス８は「マイクロプログラム実行中」に更新され、 発明の効果 以降セレクタ６はマイク口語のアドレスを指すマイクロ
プログラムカウンタ５の出方を選択し、毎回インクリメ
ンタ７により＋１する事により７１１次１４２７語を読
み出す事ができる。
特に本発明においては、詰合コード中の少数ビットの参
照により命令コードの変換が行ない得るような場合に、
従来９換メモリに使用するメモリの語数が余り無駄とな
っていたのに対しマイクロプログラムメモリの先頭から
を管換メモリとして割り当て、その直後からをマイク口
語の格納に使用できるため、メモリ素子の語数に依らず
効率の良い使用が可能となる。
照により命令コードの変換が行ない得るような場合に、
従来９換メモリに使用するメモリの語数が余り無駄とな
っていたのに対しマイクロプログラムメモリの先頭から
を管換メモリとして割り当て、その直後からをマイク口
語の格納に使用できるため、メモリ素子の語数に依らず
効率の良い使用が可能となる。
第１図は、従来の方式による命令コード変換方式のブロ
ック図、筆２図は、本発明による命令コード変換方式の
ブロック図である。 １・・・命令レジスタ ２・・・変換メモリ３・・・マ
イクロプログラムメモリ ４・・・マイクロレジスタ ５・・・マイクロプログラムカウンタ ６・・・セレクタ ７・・・インクリメンタ８・・
・ステータス
ック図、筆２図は、本発明による命令コード変換方式の
ブロック図である。 １・・・命令レジスタ ２・・・変換メモリ３・・・マ
イクロプログラムメモリ ４・・・マイクロレジスタ ５・・・マイクロプログラムカウンタ ６・・・セレクタ ７・・・インクリメンタ８・・
・ステータス
Claims (1)
- 【特許請求の範囲】 主記憶より順次命令を読み串して処理を進める処理！Ｉ
ｔにおいて、上記処理装置はマイクロプログラムにより
処理装置の各命令を実行するマイクロプログラム方式で
あり、主記憶より砂。 み出した命令コードをマイクロプログラムアドレスに変
換する手段とマイクロプログラムを格納するメモリ及び
上記変換アドレス以降のマイクロプログラムを順次読み
出し実行する手段とを有し更に上記処理装置かマイクロ
プログラム実行中か又は上記命令コードの変換を実行中
かを保持するステータスを有する事により、命令コード
からマイクロプログラムアドレスへの変換の為の情報と
マイクロプログラムとを同一のメモリに保持する事を可
能にし、ハードウェア量の低減、を特徴とした命令コー
ド変換方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4078582A JPS58159149A (ja) | 1982-03-17 | 1982-03-17 | 命令コ−ド変換方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4078582A JPS58159149A (ja) | 1982-03-17 | 1982-03-17 | 命令コ−ド変換方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58159149A true JPS58159149A (ja) | 1983-09-21 |
Family
ID=12590273
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4078582A Pending JPS58159149A (ja) | 1982-03-17 | 1982-03-17 | 命令コ−ド変換方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58159149A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100225302B1 (ko) * | 1996-12-04 | 1999-10-15 | 김찬용 | 편향코일의 단부 바인딩방법 및 장치 |
-
1982
- 1982-03-17 JP JP4078582A patent/JPS58159149A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100225302B1 (ko) * | 1996-12-04 | 1999-10-15 | 김찬용 | 편향코일의 단부 바인딩방법 및 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5233696A (en) | Microprocessor having precoder unit and main decoder unit operating in pipeline processing manner | |
| US4879646A (en) | Data processing system with a pipelined structure for editing trace memory contents and tracing operations during system debugging | |
| US4298927A (en) | Computer instruction prefetch circuit | |
| US5327536A (en) | Microprocessor having branch prediction function | |
| US4446517A (en) | Microprogram memory with page addressing and address decode in memory | |
| JPH0682320B2 (ja) | データ処理装置 | |
| JPH03233630A (ja) | 情報処理装置 | |
| KR920004279B1 (ko) | 포인터레지스터를 구비한 마이크로프로세서 | |
| JPS58159149A (ja) | 命令コ−ド変換方式 | |
| JPS6346855B2 (ja) | ||
| JPS6031646A (ja) | デ−タ処理装置 | |
| JP2002544619A (ja) | 専用ポインタメモリを使用するオブジェクト指向処理 | |
| US10817288B2 (en) | Combined instruction for addition and checking of terminals | |
| JPS62226336A (ja) | マイクロプログラム制御方式 | |
| JPS61838A (ja) | マイクロプログラム制御装置 | |
| EP1923781A1 (en) | Method and device for sequentially processing a plurality of programs | |
| JP2819753B2 (ja) | パイプライン・マイクロプロセッサ | |
| JP2004520650A (ja) | 固定幅命令エンコード内のプロセッサ操作の拡張された機能性 | |
| JPS6232500B2 (ja) | ||
| JPS60214040A (ja) | デ−タ処理装置 | |
| JPH02249027A (ja) | 命令フェッチ解読装置 | |
| JPH02110631A (ja) | マイクロプログラム制御方法 | |
| JPS6047616B2 (ja) | 情報処理装置 | |
| JPS61220031A (ja) | 情報処理装置 | |
| JPS6052448B2 (ja) | マイクロプログラム制御装置 |