JPS6047616B2 - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPS6047616B2 JPS6047616B2 JP3947980A JP3947980A JPS6047616B2 JP S6047616 B2 JPS6047616 B2 JP S6047616B2 JP 3947980 A JP3947980 A JP 3947980A JP 3947980 A JP3947980 A JP 3947980A JP S6047616 B2 JPS6047616 B2 JP S6047616B2
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- word
- instruction word
- instruction code
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
- G06F9/3842—Speculative instruction execution
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
Description
【発明の詳細な説明】
本発明は、マイクロプログラム制御が行なわれている情
報処理装置に関するもので、特に命令コード先取り制御
を行なう情報処理装置に関する。
報処理装置に関するもので、特に命令コード先取り制御
を行なう情報処理装置に関する。
マイクロプログラム制御形情報処理装置においては、命
令語を解読して実行するためにます命令語を命令語バッ
ファに読出し、その後命令語カウンタの指定された番地
の命令語バッファより実行すべき命令語のみを取出して
命令コードを解読して制御記憶をアクセスする。このと
き命令語バッファには先取りした命令語が複数個格納さ
れている。
令語を解読して実行するためにます命令語を命令語バッ
ファに読出し、その後命令語カウンタの指定された番地
の命令語バッファより実行すべき命令語のみを取出して
命令コードを解読して制御記憶をアクセスする。このと
き命令語バッファには先取りした命令語が複数個格納さ
れている。
このため命令語カウンタは実行する命令の長さを常に検
出して命令語バッファのどこから次に読出すかを決定す
る。
出して命令語バッファのどこから次に読出すかを決定す
る。
命令語バッファには一般にワード長単位で格納される。
ところが命令語は必ずしもワード長とは限らす半語長で
あることもある。したがつて命令語カウンタの指定する
アドレスにより命令語の命令コードを判定可能なように
ノ命令語整列回路を通して命令コードを選択する必要が
ある。これらの一連の動作を行なつた上で制御記憶を読
出し各命令語を実行する。命令シーケンスが分岐がない
場合にはこれらの一連の動作でも問題はないがいつたん
分岐動作を伴なう命令語５が実行されると、命令語バッ
ファ内の命令語は使えずメインメモリより再び命令語を
読出す必要が生ずる。従来はこのときでも前述の通りい
つたん命令語バッファに読出し、命令語カウンタの示す
番地より読出し、命令語整列回路を通して命令コードレ
ジスタに入れ、その後命令コードを解読して制御記憶を
アクセスしていた。この動作では分岐動作が伴う命令語
を実行すると、次の命令語を実行するまでに相当の時間
を要する。すなわち命令語バッファに格納し、その後命
令語カウンタにより読出して命令コードレジスタに入れ
る動作に時間がかかりすぎる欠点があつた。本発明の目
的は上述の欠点を解決し、命令語バッファに先取りした
命令語を入れるとともに分岐先の命令語の命令コードを
格納する分岐先命令コードレジスタを半語長ごとに設け
て分岐動作時に命令コードの解読、制御記憶へのアクセ
スの高速化をできるようにしたマイクロプログラム制御
の情報処理装置を提供することにある。
ところが命令語は必ずしもワード長とは限らす半語長で
あることもある。したがつて命令語カウンタの指定する
アドレスにより命令語の命令コードを判定可能なように
ノ命令語整列回路を通して命令コードを選択する必要が
ある。これらの一連の動作を行なつた上で制御記憶を読
出し各命令語を実行する。命令シーケンスが分岐がない
場合にはこれらの一連の動作でも問題はないがいつたん
分岐動作を伴なう命令語５が実行されると、命令語バッ
ファ内の命令語は使えずメインメモリより再び命令語を
読出す必要が生ずる。従来はこのときでも前述の通りい
つたん命令語バッファに読出し、命令語カウンタの示す
番地より読出し、命令語整列回路を通して命令コードレ
ジスタに入れ、その後命令コードを解読して制御記憶を
アクセスしていた。この動作では分岐動作が伴う命令語
を実行すると、次の命令語を実行するまでに相当の時間
を要する。すなわち命令語バッファに格納し、その後命
令語カウンタにより読出して命令コードレジスタに入れ
る動作に時間がかかりすぎる欠点があつた。本発明の目
的は上述の欠点を解決し、命令語バッファに先取りした
命令語を入れるとともに分岐先の命令語の命令コードを
格納する分岐先命令コードレジスタを半語長ごとに設け
て分岐動作時に命令コードの解読、制御記憶へのアクセ
スの高速化をできるようにしたマイクロプログラム制御
の情報処理装置を提供することにある。
前記目的を達成するために本発明による情報処理装置は
、現在実行中の命令語の番地を記憶する命令語カウンタ
と、命令語カウンタ出力と現在実行中の命令語の長さを
検出する手段とにより、次に実行すべき前記命令語バッ
ファから読出した命令語の命令コードを最上位バイトに
位置づけさせる命令語整列回路と、前記命令語整列回路
の最上位バイトの出力を命令語の実行に先立つてセット
して保持する命令コードレジスタと、前記命令語バッフ
ァへの書込みデータが分岐先命令語であるときに、前記
書込みデータの命令コード部をセットして保持する分岐
先命令コードレジスタと、さらに現在実行中の命令語の
実行の結果が分岐したか否かを検出する手段により、前
記命令コードレジスタと前記分岐先命令コードレジスタ
を選択す．”る命令コード選択回路とを設け、順次連な
つた命令語を次々に実行するさいは命令語バッファから
得た命令コードレジスタにある命令コードを選択し、分
岐動作後に最初に実行する命令語については命令語バッ
ファの書込みデータから得た分岐先３命令コードレジス
タにある命令コードを選択して制御記憶の命令開始番地
の関連データとして与えることから構成されている。
、現在実行中の命令語の番地を記憶する命令語カウンタ
と、命令語カウンタ出力と現在実行中の命令語の長さを
検出する手段とにより、次に実行すべき前記命令語バッ
ファから読出した命令語の命令コードを最上位バイトに
位置づけさせる命令語整列回路と、前記命令語整列回路
の最上位バイトの出力を命令語の実行に先立つてセット
して保持する命令コードレジスタと、前記命令語バッフ
ァへの書込みデータが分岐先命令語であるときに、前記
書込みデータの命令コード部をセットして保持する分岐
先命令コードレジスタと、さらに現在実行中の命令語の
実行の結果が分岐したか否かを検出する手段により、前
記命令コードレジスタと前記分岐先命令コードレジスタ
を選択す．”る命令コード選択回路とを設け、順次連な
つた命令語を次々に実行するさいは命令語バッファから
得た命令コードレジスタにある命令コードを選択し、分
岐動作後に最初に実行する命令語については命令語バッ
ファの書込みデータから得た分岐先３命令コードレジス
タにある命令コードを選択して制御記憶の命令開始番地
の関連データとして与えることから構成されている。
上記構成によれば、本発明の目的は完全に達成できる。
４次に本発
明について図面を参照して詳細に説明する。図は本発明
による情報処理装置の実施例を示すブロック図である。
この実施例装置は複数語の連続した命令語を先取りして
保持する命令語バッファ１、この命令語バッファ１内の
命令語の１つを詳細に動作させる複数のマイクロ命令を
記憶する制御記憶６、命令語に対応した制御記憶６内の
マイクロ命令を実行するためのアドレスを与える制御記
憶アドレス発生回路５、現在実行中の命令語の番地を記
憶する命令語カウンタ７、命令語カウンタ７の出力と現
在実行中の命令語により命令語長を検出する回路８、次
に実行すべき命令語を命令語バッファ１よフリ読出し命
令語の命令コードを最上位バイトに位置づけさせる命令
語整列回路２、この命令語整列回路２の最上位バイトの
出力を命令の実行に先立つてセットして保持する命令コ
ードレジスタ４、命令語バッファ１への書込みデータが
分岐先命令・語であるとき、書込みデータの命令コード
部をセットして保持する分岐先命令コードレジスタＡ４
ｌ、同じく分岐先命令コードレジスタＢ４２、現在実行
中の命令語の実行結果が分岐したか否かを検出する回路
９、前記命令コードレジスタ４と前゛記分岐先命令コー
ドレジスタＡ４ｌ、分岐先命令コードレジスタＢ４２の
いづれか１つを選択する命令コード選択回路３から構成
されている。次に前記装置の動作について説明する。
明について図面を参照して詳細に説明する。図は本発明
による情報処理装置の実施例を示すブロック図である。
この実施例装置は複数語の連続した命令語を先取りして
保持する命令語バッファ１、この命令語バッファ１内の
命令語の１つを詳細に動作させる複数のマイクロ命令を
記憶する制御記憶６、命令語に対応した制御記憶６内の
マイクロ命令を実行するためのアドレスを与える制御記
憶アドレス発生回路５、現在実行中の命令語の番地を記
憶する命令語カウンタ７、命令語カウンタ７の出力と現
在実行中の命令語により命令語長を検出する回路８、次
に実行すべき命令語を命令語バッファ１よフリ読出し命
令語の命令コードを最上位バイトに位置づけさせる命令
語整列回路２、この命令語整列回路２の最上位バイトの
出力を命令の実行に先立つてセットして保持する命令コ
ードレジスタ４、命令語バッファ１への書込みデータが
分岐先命令・語であるとき、書込みデータの命令コード
部をセットして保持する分岐先命令コードレジスタＡ４
ｌ、同じく分岐先命令コードレジスタＢ４２、現在実行
中の命令語の実行結果が分岐したか否かを検出する回路
９、前記命令コードレジスタ４と前゛記分岐先命令コー
ドレジスタＡ４ｌ、分岐先命令コードレジスタＢ４２の
いづれか１つを選択する命令コード選択回路３から構成
されている。次に前記装置の動作について説明する。
いま複数語の連続した命令語をメインメモリ（図示せず
）より先取りして保持する命令語バッファ１に先取りさ
れた命令語があるとき命令語カウンタ７は次に実行すべ
き命令語を命令バッファ１より読出す。
）より先取りして保持する命令語バッファ１に先取りさ
れた命令語があるとき命令語カウンタ７は次に実行すべ
き命令語を命令バッファ１より読出す。
このとき現在実行中の命令コードより命令語長検出回路
８は命令語長を検出して命令バッファ１より読出した命
令語を命令語整列回路２で命令コードが出力信号線２０
１に出力されるように整列させる。その後命令コードレ
ジスタ４へ格納する。すなわち命令語バッファ１からは
一語長単位で命令語整列回路へ信号線１０７，１０８，
１０９，１１０を通して命令語が読出される。信号線１
０７，１０８，１０９，１１０はそれぞれ一語長のバイ
ト０、バイト１、バイト２、バイト３に相当する。命令
語バッファ１は複数語の命令語が格納されているが同時
に２語分読出し可能な命令語バッファである。
８は命令語長を検出して命令バッファ１より読出した命
令語を命令語整列回路２で命令コードが出力信号線２０
１に出力されるように整列させる。その後命令コードレ
ジスタ４へ格納する。すなわち命令語バッファ１からは
一語長単位で命令語整列回路へ信号線１０７，１０８，
１０９，１１０を通して命令語が読出される。信号線１
０７，１０８，１０９，１１０はそれぞれ一語長のバイ
ト０、バイト１、バイト２、バイト３に相当する。命令
語バッファ１は複数語の命令語が格納されているが同時
に２語分読出し可能な命令語バッファである。
いま現在実行中の命令語が命令バッファ１の１語長であ
つたとき、次に信号線１０７にはたとえば次の一語長の
バイト０が出力され、信号線１０８にはバイト１が出力
され、信号線１０９にはバイト２が出力され、信号線１
１０にはバイト３が出力されている。このとき命令語整
列回路２では命令コードレジスタ４へは信号線２０１を
通して信号線１０７からのバイト０の内容を選択する。
そして信号線４０１を通して現在実行中５の命令語が完
了すると命令コード選択回路３へ送出され分岐検出回路
９が分岐を検出しなければ信号線３０１を通して、制御
記憶アドレス発生回路５でその命令コードに対応するア
ドレスを発生し信号線５０１を通して制御記憶６をアク
セスすＪる。この結果次の命令語がマイクロ命令を次々
と実行して該命令語の実行を完了する。
つたとき、次に信号線１０７にはたとえば次の一語長の
バイト０が出力され、信号線１０８にはバイト１が出力
され、信号線１０９にはバイト２が出力され、信号線１
１０にはバイト３が出力されている。このとき命令語整
列回路２では命令コードレジスタ４へは信号線２０１を
通して信号線１０７からのバイト０の内容を選択する。
そして信号線４０１を通して現在実行中５の命令語が完
了すると命令コード選択回路３へ送出され分岐検出回路
９が分岐を検出しなければ信号線３０１を通して、制御
記憶アドレス発生回路５でその命令コードに対応するア
ドレスを発生し信号線５０１を通して制御記憶６をアク
セスすＪる。この結果次の命令語がマイクロ命令を次々
と実行して該命令語の実行を完了する。
この命令がいま半語長であると、上述した命令語カウン
タは＋２され、再び命令語バッファ１をアクセスする。
−このとき命令語バッファ１では命令語カウンタ７が＋
４されたとき次の語をアクセスするようになつている。
したがつて上述の場合には再び同じ一語長分の命令語が
命令語バッファ１より読出されていて、命令語整列回路
２にて信号線１０９の内，容を命令コードレジスタ４へ
信号線２０１を通して送出する。このとき選択された命
令語が一語長命令語であれば、信号線１０９の内容は命
令語のバイト０、信号線１１０はバイト１、信号線１０
７は次の一語長のＯバイト目であるが該命令語ではバイ
ト２、同じく信号線１０８は次の一語長の１バイト目だ
が該命令語ではバイト３として扱かうよう命令語整列回
路２により命令語が実行可能なように整列される。以上
のようにして命令語が次々と逐次実行されていく場合に
は、先取りされる命令語は次々とメインメモリ（図示せ
ず）より命令語バッファ１が空きになる時点で読出され
信号線１０１，１０２，１０３，１０４を通して命令語
バッファ１へ書込まれる。
タは＋２され、再び命令語バッファ１をアクセスする。
−このとき命令語バッファ１では命令語カウンタ７が＋
４されたとき次の語をアクセスするようになつている。
したがつて上述の場合には再び同じ一語長分の命令語が
命令語バッファ１より読出されていて、命令語整列回路
２にて信号線１０９の内，容を命令コードレジスタ４へ
信号線２０１を通して送出する。このとき選択された命
令語が一語長命令語であれば、信号線１０９の内容は命
令語のバイト０、信号線１１０はバイト１、信号線１０
７は次の一語長のＯバイト目であるが該命令語ではバイ
ト２、同じく信号線１０８は次の一語長の１バイト目だ
が該命令語ではバイト３として扱かうよう命令語整列回
路２により命令語が実行可能なように整列される。以上
のようにして命令語が次々と逐次実行されていく場合に
は、先取りされる命令語は次々とメインメモリ（図示せ
ず）より命令語バッファ１が空きになる時点で読出され
信号線１０１，１０２，１０３，１０４を通して命令語
バッファ１へ書込まれる。
ところが実行される命令語においては分岐する動作を伴
なうものがある。
なうものがある。
このときには、命令語バッファ１にある命令語に分岐す
ることは少なく一般にメインメモリより再び命令語を読
出す必要がある。いま、命令コードは命令コードレジス
タ４より信号線４０１により命令コード選択回路３に送
られる。ここで該命令コードが選択され出力線３０１よ
り制御記憶アドレス発生回路５に与えられ、命令コード
に対応したアドレスが発生されて制御記憶６をアクセス
し該命令が実行される。このとき、分岐命令語であると
分岐検出回路９が動作し、分岐するか否かを検出する。
分岐しない場合には、前述の通り逐次次の命令語バッフ
ァ１より読出された命令語を次に実行するように命令コ
ード選択回路３を動作させ命令コードレジスタ４を選択
する。しかし、命令語実行の結果分岐することが分岐検
出回路９で検出されると、命令語バッファ１にはメイン
メモリから分岐先命令語とそれに続く複数語の命令語が
信号線１０１，１０２，１０３，１０４を通して読出さ
れ書込まれる。このとき同時に分岐先命令コードレジス
タＢ４２にはメインメモリから読出された命令語の最初
の語のバイト０が信号線１０６を通して格納される。ま
た、分岐先命令コードレジスタＡ４ｌにはメインメモリ
からのバイト２の内容が信号線１０５を通して格納され
る。そして、分岐検出回路９により分岐先アドレスが一
語長の先頭を示すときは、分岐先命令コードレジスタＢ
４２の出力てある信号線４２１の内容を命令コード選択
回路３で選択するように信号線９０２を通して指令を出
し、また一語長の先頭より２バイト先すなわち半語長境
界アドレスを示すときは分岐先命令レジスタＡ４ｌの出
力である信号線４１１の内容を命令コード選択回路３て
選択するように信号線９０２を通して指令を出して、命
令コードを信号線３０１を通して制御記憶アドレス発生
回路５へ送る。
ることは少なく一般にメインメモリより再び命令語を読
出す必要がある。いま、命令コードは命令コードレジス
タ４より信号線４０１により命令コード選択回路３に送
られる。ここで該命令コードが選択され出力線３０１よ
り制御記憶アドレス発生回路５に与えられ、命令コード
に対応したアドレスが発生されて制御記憶６をアクセス
し該命令が実行される。このとき、分岐命令語であると
分岐検出回路９が動作し、分岐するか否かを検出する。
分岐しない場合には、前述の通り逐次次の命令語バッフ
ァ１より読出された命令語を次に実行するように命令コ
ード選択回路３を動作させ命令コードレジスタ４を選択
する。しかし、命令語実行の結果分岐することが分岐検
出回路９で検出されると、命令語バッファ１にはメイン
メモリから分岐先命令語とそれに続く複数語の命令語が
信号線１０１，１０２，１０３，１０４を通して読出さ
れ書込まれる。このとき同時に分岐先命令コードレジス
タＢ４２にはメインメモリから読出された命令語の最初
の語のバイト０が信号線１０６を通して格納される。ま
た、分岐先命令コードレジスタＡ４ｌにはメインメモリ
からのバイト２の内容が信号線１０５を通して格納され
る。そして、分岐検出回路９により分岐先アドレスが一
語長の先頭を示すときは、分岐先命令コードレジスタＢ
４２の出力てある信号線４２１の内容を命令コード選択
回路３で選択するように信号線９０２を通して指令を出
し、また一語長の先頭より２バイト先すなわち半語長境
界アドレスを示すときは分岐先命令レジスタＡ４ｌの出
力である信号線４１１の内容を命令コード選択回路３て
選択するように信号線９０２を通して指令を出して、命
令コードを信号線３０１を通して制御記憶アドレス発生
回路５へ送る。
そして、命令コード対応のアドレスを信号線５０１に出
力し、制御記憶６をア）クセスし分岐先命令語を実行す
る。命令語バッファ１には分岐検出後の先取りされる複
数語の命令語は分岐検出回路９の制御信号線９０１によ
り分岐先命令コードレジスタＡ４ｌ、およびＢ４２に書
込まれると同時に書込まれる。そして、分岐先命令５語
が含まれる一語長の読出しのときのみ分岐先命令コード
レジスタＡ４ｌ、およびＢ４２には書込まれ（もちろん
命令語バッファ１にも同時に書込まれる）、次に続く命
令語の一語長および二語長は命令語バッファ１のみに書
込まれる。また分岐先命Ｏ令コードレジスタＡ４ｌおよ
びＢ４２には命令コードのみ格納し命令語に含まれるオ
ペランド等は実行する場合命令語バッファ１の出力線１
０７，１０８，１０９，１１０のいづれかを使用するよ
うに命令語整列回路２で整列される。本発明には以上説
明したように、命令語バッファの他に分岐先命令コード
レジスタを分岐時に使い命令語バッファをバイパスさせ
ることにより分岐時における分岐先命令語の制御記憶へ
のアクセスを高速化することができるという効果がある
。
力し、制御記憶６をア）クセスし分岐先命令語を実行す
る。命令語バッファ１には分岐検出後の先取りされる複
数語の命令語は分岐検出回路９の制御信号線９０１によ
り分岐先命令コードレジスタＡ４ｌ、およびＢ４２に書
込まれると同時に書込まれる。そして、分岐先命令５語
が含まれる一語長の読出しのときのみ分岐先命令コード
レジスタＡ４ｌ、およびＢ４２には書込まれ（もちろん
命令語バッファ１にも同時に書込まれる）、次に続く命
令語の一語長および二語長は命令語バッファ１のみに書
込まれる。また分岐先命Ｏ令コードレジスタＡ４ｌおよ
びＢ４２には命令コードのみ格納し命令語に含まれるオ
ペランド等は実行する場合命令語バッファ１の出力線１
０７，１０８，１０９，１１０のいづれかを使用するよ
うに命令語整列回路２で整列される。本発明には以上説
明したように、命令語バッファの他に分岐先命令コード
レジスタを分岐時に使い命令語バッファをバイパスさせ
ることにより分岐時における分岐先命令語の制御記憶へ
のアクセスを高速化することができるという効果がある
。
図は本発明による装置の一実施例を示すブロック図であ
る。 １・・・命令語バッファ、２・・・命令語整列回路、３
・・命令コード選択回路、４・・・命令コードレジスタ
、５・・・制御記憶アドレス発生回路、６・・・制御記
憶、７・・・命令語カウンタ、８・・・命令語長検出回
路、９・・・分岐検出回路、４１・・・分岐先命令コー
ドレジスタＡｌ４２・・・分岐先命令コードレジスタＢ
。
る。 １・・・命令語バッファ、２・・・命令語整列回路、３
・・命令コード選択回路、４・・・命令コードレジスタ
、５・・・制御記憶アドレス発生回路、６・・・制御記
憶、７・・・命令語カウンタ、８・・・命令語長検出回
路、９・・・分岐検出回路、４１・・・分岐先命令コー
ドレジスタＡｌ４２・・・分岐先命令コードレジスタＢ
。
Claims (1)
- １ 複数語の連続した命令語を先取りして保持する命令
語バッファを有し、命令語中の命令コードに関連した番
地から制御記憶を読出して命令の実行を開始する情報処
理装置において、現在実行中の命令語の番地を記憶する
命令語カウンタと、命令語カウンタ出力と現在実行中の
命令語の長さを検出する手段とにより、次に実行すべき
前記命令語バッファから読出した命令語の命令コードを
最上位バイトに位置づけさせる命令語整列回路と、前記
命令語整列回路の最上位バイトの出力を命令の実行に先
立つてセットして保持する命令コードレジスタと、前記
命令語バッファへの書込みデータが分岐先命令語である
ときに、その書込みデータの命令コード部をセットして
保持する分岐先命令コードレジスタと、さらに現在実行
中の命令語の実行の結果が分岐したか否かを検出する手
段により、前記命令コードレジスタと前記分岐先命令コ
ードレジスタを選択する命令コード選択回路とを設け、
順次連なつた命令語を次々に実行するさいは命令語バッ
ファから得た命令コードレジスタにある命令コードを選
択し、分岐動作後に最初に実行する命令語については命
令語バッファの書込みデータから得た分岐先命令コード
レジスタにある命令コードを選択して、制御記憶の命令
開始番地の関連データとして与えることを特徴とする情
報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3947980A JPS6047616B2 (ja) | 1980-03-27 | 1980-03-27 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3947980A JPS6047616B2 (ja) | 1980-03-27 | 1980-03-27 | 情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56137446A JPS56137446A (en) | 1981-10-27 |
| JPS6047616B2 true JPS6047616B2 (ja) | 1985-10-22 |
Family
ID=12554194
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3947980A Expired JPS6047616B2 (ja) | 1980-03-27 | 1980-03-27 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6047616B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61262849A (ja) * | 1985-05-17 | 1986-11-20 | Hitachi Ltd | 情報処理装置 |
-
1980
- 1980-03-27 JP JP3947980A patent/JPS6047616B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56137446A (en) | 1981-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3949379A (en) | Pipeline data processing apparatus with high speed slave store | |
| US4476525A (en) | Pipeline-controlled data processing system capable of performing a plurality of instructions simultaneously | |
| JPH0283735A (ja) | 命令先取り装置 | |
| JPH0789319B2 (ja) | デ−タ処理装置における先行制御装置 | |
| JPH0248931B2 (ja) | ||
| US3958221A (en) | Method and apparatus for locating effective operand of an instruction | |
| US4758949A (en) | Information processing apparatus | |
| KR900010587A (ko) | 생산라인의 고성능 명령어 실행방법 및 장치 | |
| US4812970A (en) | Microprogram control system | |
| JPS6049340B2 (ja) | 分岐命令先取り方式 | |
| JPH0510694B2 (ja) | ||
| JPS6047617B2 (ja) | 情報処理装置 | |
| JPS6036614B2 (ja) | 情報処理装置 | |
| JPS6125168B2 (ja) | ||
| JPH06149569A (ja) | レジスタ番号変更装置 | |
| JPH024011B2 (ja) | ||
| JPH0248733A (ja) | 情報処理装置 | |
| JP2545594B2 (ja) | オペランドデータ先取り方式 | |
| JPS6028014B2 (ja) | マイクロプロセツサ | |
| JPH10254698A (ja) | 情報処理装置 | |
| JPS5925264B2 (ja) | ベクトル命令処理方式 | |
| JPS6221128B2 (ja) | ||
| JPH0752402B2 (ja) | データ処理装置 | |
| JPS6047618B2 (ja) | 情報処理装置 | |
| JPS60176144A (ja) | レジスタフアイル装置 |