JPS58161045A - コンパイラにおけるレジスタ管理方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （１発明の技術分野 本発明はコンパイラにおけるレジスタ管理方式ＫＩＩＬ
、’Ｉにマシンの持つレジスタに関連する処理（例えば
レジスタ割付け、最適化）を行う際にレジスタの使用情
報を簡単に得ることができるようＫし九りラスタ管焉方
式に関する。

（２）技術の背景 高級言語で記述基れ九ソース・プログラムからオブジェ
クト・コードを生成するコ／ノ（イラでは。

マシンのもつレジスタに関連する処理（例えばレジスタ
割付砂、最適化）を行う際にレジスタ管理を行っている
。

レジスタ０ＩＩＩｊＩＩを正確に行うためには、コンノ
くイラが生成した各コードでのレジスタの使用情報が必
要になる。そこでコンパイラでは、各コードでのレジス
タ使用情報を何らかの方法で得て、この得られ九情報を
何らかの形で蓄える。コンノくイラ社この情報を参照し
て、レジスタ割付けや最適化などのレジスタに関連する
処理を行う。

例えばマシンが次の■〜■の特徴を持っている場合につ
いてこれを説明する。

■Ａ、Ｈの２つのレジスタをもつ。

■メモリから人レジスタへの転送命令と、メモリからＢ
レジスタへの転送命令をもつ。

■ｉ！に、　＃記■の２つの命令を同時ＫｉＩｊ行でき
る命令（以下複合命令という）を４つ。

このような特徴をもつマシンのコードを生成するコンパ
イラ−における最適化として、コンパイラが生成したコ
ードからＩｉｌ記■の２つの転送命令を見つけて、これ
らを前記■の複合命令に変換する複合命令化があげられ
る。このような複合命令化を行うことがマシンの夾行効
率、メモリ使用効率を向上させることになり、ｔたこの
ようなことと効果的に行うことがコンパイラの性能評価
のポイントともなる。

このコンパイラが行う複合命令化の内容は次の５点であ
る。

■′メモリからＡレジスタへの転送命令（ＭＯＷＮＡ　
メモリ）と、メモリからＢレジスタへの転送命令（ＭＯ
ＶＥ　　Ｒメモリ）のコードのペアを見つける。

■′このペアが複合命令として１命令に変換できるか否
かを調べる。

ｄ複合命令化できるペアがあれば、２つのコードを１つ
のコードに変化する。

すなわち、第１図（イ）Ｋ示す如く、コンパイラが生成
して命令メ毫りＭＢＭに保持されたコードの中からまず
飾記σ０処焉を行って、第１図（イ）におけるコード１
とコード２のペアを見りける。

次に仁のコード１とコード２の間にあるコードでムレジ
スタとＢレジスタの使用状況を調うヘて。

コード１とコード２との間にあるコードの中で。

Ａレジスタ、Ｂレジスタともに使用している場合を除き
（すなわち前記ａの処理）、第１図（ロ）に示す如く、
１命令でメモリからそれぞれ人レジスタとＢレジスタへ
転送命令の機能を有する複合命令化を行う（１１１１記
■′の処ｊｌ）。

このようにコード１とコード２の間でＡレジスタを使っ
ていないならば前記の如く複合命令化を実行するが、第
２図（イ）Ｋ示す如く、コード１とコード２の間でＡレ
ジスタ、Ｂレジスタともに使用している場合（例えばＡ
レジスタとＢレジスタを加算するＡＤＤ命令があるとき
）、コード１とコード２を複合命令化して、第２図（ロ
）に示す如く。

１つのコードに変換すると、この結果得られるコードの
実行結果は元のコードとは違うものになり。

ぐ・誤りである。すなわち、第２図（ロ）Ｋおける　Ａ
ＤＤ命令で用いるＡレジスタには、コード１のときに人
レジスタに記入されているメモリからの転記内容が入っ
ていないので、第２図（イ）に示す元のコードの７実行
結果とは別のものとなる。

従ってコンパイラが生成するコードにおいて。

どのコードでＡ、Ｂ２つのレジスタの記入内容を使用し
ているのか（以下ｕｓｅという）、あるいは人、Ｂ２つ
のレジスタにデータを記入しているのか（以下ｄ＠ｆと
いう）を示すレジスタ情報をコンパイラがもち、複合命
令化しなければ正しい結果を得ることはできない。

（３）　　従来技術と間層点 前記の如く、コンパイラが生成したコードの複合命令化
という最適化を行うためには、コンパイラは生成した各
コードの正確なレジスタ情報をもつ必要がある。

一般にこの複合命令化を行う前に、コードの移動を伴う
レジスタ関連の処理（例えば、レジスタ割付けの最適化
）を行っており、勿論このようなレジスタ関連のｌＩ＆
堰においても、複合命令化と同機にレジスタの使用情報
が必要である。

このコードの移動を伴うレジスタ関連の処理の後に、複
合命令化を正しく行う丸めには、レジスタ情味の変化に
注意してレジスタ１理を行う必要がある。

従来のレジスタ管理方式で社、コンパイラが生成し九各
コードのオペレージ曹ンとオペランドをチェックして、
このコードで使用するレジスタの２つの使用情報ｖｓｅ
とｄｅｆ、すなわち・レジスタを使っているのか（ｕｓ
ｅ　）・レジスタにのせているのか（ｄｅｆ）を求めて
レジスタ管雇用の情報テーブルを作成してい友。

例えば、第５図（イ）に示す如く、コンパイラが生成し
九コードが命令メモリＭＲＭ中に記入されているとき（
なお第５図（イ）で左側の数字はコードの拳香を示す）
、これより第５図（ロ）に示す励きレジスタ管理用の情
報テーブルＴを作成する。ここでａυ、（７）は、第５
図（（ＩＫおける左側の数字を示し。

Ａレジスタは順番ｆｉυのコードによりメモリからデー
タが記入され、Ｂレジスタ社順番四のフードによ抄メモ
リからデ、−夕が記入されることを示している。

このとき、レジスター付けの最適化のために。

例えば第３図（イ）に順番αυで示したコードが、第４
図（イ）Ｋ示すように順番ａ９に移動され九とき、これ
に応じて、第４図（ロ）Ｋ示すように、これに応じてレ
ジスタ管理用の情報テーブルＴの内容を変更しておかな
ければ、紋情報テーブルＴを参照して行う複合命令化を
正しく実行することはできない。

すなわち、従来のレジスタ管理方式を用いて複合命令化
を正しく行うためには、レジスタ管理用の情報テーブル
を修正する地理が心機不可欠であり、そのための手数が
多く必要とした。もしも修正地理を行わないとすれば複
合命令化を行う前に。

再びコンパイラが生成したコードのオペレージ四ンとオ
ペ２ンドをチェックしてレジスタ管理用の情報テーブル
を新らしく作る処理が必要であり。

さらに多くの手数を必要とする。

４）発明の目的 本発明の易的紘、レジスタ’１１３１を行うために。

コードの移動の度にその書替を必要とするこのような情
報テーブルを使用することのないコン７（イツにおける
レジスタ管理方式を提供するものである。

（５）　　発明の構成 この目的を達成する九め本発明のコン７（イラにおける
レジスタ管理方式では、高級言語で記述されたソース−
プログラムからオブジェクト・コードを作成するコンパ
イラにおいて、オブジェクト・コードが使用するレジス
タのレジスタ使用情報を付加するコード生成手段と、前
記レジスタ使用情報が付加場れたコードを記入するコー
ド用メモリ手段と、＃記コード用メモリ手段の調査範囲
を指示する指示手段と、前記レジスタ使用情報を抽出す
るレジスタ使用情報抽出手段を有し、管理すべき範囲内
のコードに付加されたレジスタ使用情嚢をチェックする
ことによ抄レジスタ管理を行うようにしたことを特徴と
する。

（６１発明の実施例 本発明の一実施例を詳述するに先立ち、第５図〜第８図
にもとづきその概略を説明する。

本発明では、ソース・プログ２ムからコン７（イラがオ
ブジェク）番コードを生成するとき、第５図に示す如く
、この生成したコードにマシンの４つレジスタの使用情
報ビットｂを付加する。例え＃ｉ人レジスタとＢレジス
タのｕｓｅとｄｅｆ　ｆ示すエリアをコードに付加する
場合に社、コート°にｂ１〜ｂ４の４ビツトのエリアを
とり、第６図に示す如く、″Ａレクラタ、Ｂレジスタの
ｕａｅ　、　ｄａｆの状態に応じてｒＯＪ、ｒＩＪを定
める。このレジスタ情報用の各ビットをコ／ノ（イラが
コードを生成すると色。

−」時にセットする。そしてレジスタ関連処理における
レジスタ管履けすべてコードに付加したレジスタ使用情
報ビットｂをチェックす冷ことにより行い、レジスタ管
理用の情報テーブルは不要とする。

例えば第７図（イ）に示す如く、命令メモｊＪ　ＭＢＭ
Ｋ前記σに示したコン７（イラが生成したコート°を記
入するとき、そのコードにおけるレジスタの使用情報を
記入する。すなわち、第７図（イ）における＊＊Ｕのコ
ードではムレジスタにメモリからデータを転記する丸め
Ｋｄ＠ｆを示すビットｂ１に「１」力≦記入され、１１
番（至）のコードではＢレジスタにメモリからデータを
転記するので、同蟻にピッ）　ｂａに「１」が記入され
ている。

したがって順番Ｉのコードに対してレジスタ関連の処理
で、第７図（ロ）Ｋ示す位置にコート°の移動がある場
合、単に該コードを移動するだけでよい。

複合命令化を行う場合、コン７（イラが生成したコード
の一部が第８図（イ）に示す状態にあるとき。

＊＊ａＳと（２）のコードがこの複合命令の候補である
。

これらのゴ・＝ドを°１合化するために、このコート。

のベアが複合命令化できるか否かをチェックすることが
必要であるが、このとき職番ａ唾からｌＩ唾までの中で
ＡレジスタとＢレジスタの使用状況をチェックする。こ
の楊合、各コードにレジスタ使用情報ビットｂＩ−ｂ４
をチェックすれば簡単にそれらの使用情報を得ることが
できる。これらのチェックの結果、珈番霞からａｌｔで
のＡレジスタのｕｓ＠情報ビットがすべて「０」であれ
ば順番α＄と（至）のコードを複合命令化できる。これ
により、１８図（ロ）に示す如＜、Ｊ［Ｉ（＋４９と（
２）のコードを１つの複合命令に変換することができる
。

次に本発明の一実施例構成をｉｓ９図にもとづき説明す
る。

図中、１はコード生成部、２は複合命令化処理部、５は
レジスタ管理部、４線命令メモリ、５紘入出力レジスタ
、６は出力レジスタ、７は命令アドレス・レジスタ、８
は第１アドレス・レジスタ。

９は第２アドレス・レジスタ、１０は情報選択レジスタ
、１１は使用情報レジスタ、１２は第５アドレス・レジ
スタ、１５は第４アドレス・レジスタ、１４は第５アド
レス・レジスタ、１５は第１情−レジスタ、１６は第２
情報レジスタ、１７は情報累積レジスタ、１８は第３情
報レジスタ。

１？紘子アドレス定部、２０はアドレス・カウントアツ
プ部、２１はアンド操作部、２２はオア操作部、２５は
コント四−２である。

コード生成部１はソース・プログラムからオブジェクト
・コードを生成すゐものであって、生成したコードは命
令メモリ４に保持される。

壷金命令化処理部２紘；−ド生成部１により生成され九
コードのうち複合化できる屯のがあればこれを検出して
複合命令を作成するものである。

レジスタ管理部３は命令メモリ４中に格納されているコ
ードにおけるレジスタの使用状態を管理するもので６に
複金命令化ｌＩ＆履部２からの指示により、ｖｋ述する
ように指示された範囲のチェックを行うものである。

命令メ毫り４はコード生成部１によりコンパイラが生成
したフードが格納されるものであり、第７図、第８図の
命令メモＩＪＭＥＭＫ対応する。この命令メモリ４の内
部には、第５図に示す如きフォーマットのコード、すな
わち命令コードとレジスタ使用情報ビットｂ１〜ｂ４が
記入されており、このレジスタ使用情報ピッ）　ｂｔ〜
ｂ４の定義は、第６図に示す通りである。

入出力レジスタ５は、コード生成部１ｔたは複合命令化
処理部２からコードを受けて命令メモリ４に入力したり
、あるい紘命令メモリ４がら出力されたコードがセット
され石ものである。

出力レジスタ６は命令メモリ４から出力し九コードを保
持するものであり、そのうち特にレジスタ使用情報ピッ
）　ｂｓ〜ｂ４が外部に出方されるように構成されてい
る。

命令アドレス・レジスタ７社命令メモリ４をアクセスす
るためのアドレスがセットされるアドレス・レジスタで
ある。

第１アドレスφレジスタ８は命令メモリ４のどのコード
からレジスタ管理を行うかを示すアドレスがセットされ
るものであ＃）、このアドレスを複合命令化処理部２か
ら受けてレジスタ管理部３に伝達するものである。

第２アドレス・レジスタ９は命令メモリ４のどのコード
壕でレジスタ管理を行うかを示すアドレスがセット宴れ
るものであ抄、仁のアドレスを複合命令化処理部２かも
受けてレジスタ管理部５に伝達するものである。

情報選択レジスタ１０は、コードに付加したレジスタ使
用情報ビットｂ１〜ｂ４のうちどのビットを取出すのか
を指示するものであに、この指示は複合命令化処１１１
１２から出力され、レジスタ管理部１５に伝達するもの
である。もしＡレジスタのｄｅｆ状態と、Ｂレジスタの
ｄｅｆ状態を取出す場合にはレジスタ使用情報ビットｂ
、とｂ４のみを取出せばよく、このとき社情報選択レジ
スタ１００ビットｂ。

とｂ４位置にそれぞれ「１」で他のビットｂｌとす、が
それぞれ「０」の選択指示情報が記入されることになる
。

使用情報レジスタ１１祉レジスタ管理部５から送出され
るレジスタ使用情報がセットされるものである。

ｇ１５アドレス会レジスタ１２は、命令メモリ４からレ
ジスタ使用情報を耽出すコードのアドレスがセットされ
るレジスタである。

第４アドレス会レジスタ１３は、後述するアーレス判定
部１９から出方されるアドレスがセットされるものであ
る。

第５アドレス・レジスタ１４は、後述するアドレスＱカ
ウントアツプ部２ｏより出力された。第４アドレスルジ
スタ１３にセットされたアドレスの次のアドレスがセッ
トされるものである。

第１情報レジスタ１５は命令メモリ４よに胱出し九コー
ドに付加されたレジスタ使用情報ビットｂ、〜ｂ４がセ
ットされるものである。

第２情報レジスタ１６祉後述するアンド操作部２１より
出力されるレジスタ使用情報がセットされるものである
。

情＊１１累横レジスタ１７社命令メモリ４から読出した
レジスタ使用情報が累積されるものである。

第５情報レジスタ１８は、４１述するオア操作部２２か
ら出力されるレジスタ使用情報がセッートされる４ので
ある。

アドレス判定１１１９Ｆｉ、第２アドレス・レジスタ？
にセットされたアドレスと、第５アドレス拳レジスタ１
２にセットされ九アドレスとが一致するか否かを判定す
る４のであって、一致したときこれを後述するコントロ
ーラ２５に報告するものである。

アドレス拳カウントアツプ部２０ａ、Ｉｉ４アトＶＸ・
レジスタ１５にセットされたアドレスを１つ増やしてこ
れを第５アドレス・レジスタ１４に出力するものである
。

アンド操作部２１は、情報選択レジスタ１ｏ上にセット
された選択指示情報（取出したいビットが「１」で他が
「０」）と第１情報レジスタ１５との各ビットｂＩ〜ｂ
４毎のビット対応のアンドをとるものである。

オア操作部２２祉第２情報レジスタ１６と情報累積レジ
スタ１７にそれぞれセットされたレジスタ使用情報の各
ピッ）　ｂ、−’−ｂ、毎のビット対応のオアをとるも
のである。

コントローラ２５はレジスタ管理ｓ５を１括制御するも
のであって、鉤えば複合命令化処理部２からスタート信
号を受けたとｔｌＫこのレジスタ管理部５を起動させた
抄、レジスタ管理が終了した信号を複合命令化処理部２
に送出した抄、アドレス判定部１９やアドレス拳カウン
トアツプ部２０゜アンド操作部２１．オア操作部２２に
起動をか轄たり、アートレス判定Ｗｈ１９からの終了信
号によりレジスタ使用情報をしジ久グ管理部３から出力
させる勢のような各種制御を行うものである。

次に第９図の動作について説明する。

■　いま、コード生成部１より第５図に示す状態のコー
ドが作成され、これが第８図（イ）Ｋ示すような状態で
命令メモリ４に格納されており、＊誉ａ喝〜■がそのｉ
ｔ命令メモリ４のアドレスに相当する本のとする。そし
て複合命令化処理部２がコード生成部１のコード作成状
態を監視し、命令メモリ４のアドレス「１５」とアドレ
ス「２０」に格納されているコードを複合命令化すべき
であると判断したとを、アドレス「１６」〜アドレスｒ
ｌＷＪ間に存在するコードがＡレジスタとＢレジスタを
ｄｅｌの状態で使用していないことをチェックしなけれ
ばならない。したがって複合命令化処理部２鉱、第１ア
ドレス・レジスタ８にアドレス「１６」ヲセットし、第
２アドレスｅレジスタ９にアドレス「１９」をセットし
、情報選択レジスタ１０にｋ）ｌ＋ｂ４に相当のビット
に「１」を記入した「ｏ　ｉ　ＯＩＪを記入し、各＝−
ドのす、、ｂ４に対する情報選択を指示する。それから
複合命令化処理部２はレジスタ管理部ＳＫ起動信号を送
出する。

■　コント３−ツ２３は仁の複合命令化処理部２からの
起動信号を受けたとき、アドレス判定部１？、アドレス
・カウントアツプ部２０．アンド操作部２１．オア操作
部２２を起動する。

■　第１アドレス・レジスタ８にセットされたアトレー
ス「１６」は第５アドレス・レジスタ１２にセットされ
る。アドレス判定部１９拡この第３アドレス・レジスタ
１２にセットされたアドレス「１６」が第２アドレス・
レジスタ９にセットされたアドレス「１９」に達しない
ので、第３アドレス・レジスタ１２にセットされたアド
レスを第４アドレス・レジスタ１３に出力され、これＫ
より命令アドレス・レジスタ７にアドレス「１６」がセ
ットされ命令メモリ４の尚該アドレスが読出されてその
コード及びレジスタ使用情報が出力レジスタ６に出力さ
れる。そしてこのレジスタ使用情報が第１情報レジスタ
１５にセットされ、前記情報選択レジスタ１０で指示さ
れているｂ１〜ｂ４［０１０１Ｊに対するビット対応の
論理積がアンド操作部２１で求められる。したがって命
令メモリ４のアドレス「１６」に記入されているコード
がＡレジスタ及びＢレジスタを使用していないときには
第１情報レジスタ１５に［０ＯＯＯＪがセットされるの
で。

アンド操作部２１からは［０ＯＯＯＪが出力され。

これが第２情報レジスタ１４にセットされる。

■　この第２情報レジスタ１６にセットされ九データは
、オア操作部２２を経由して第３情報レジスタ１８に伝
達され、それから情報累積レジスタ１７にセットされる
。

■　一方、’Ｊ４アドレス・レジスタ１３に七ッツプ部
２０によｐ＋１されて「１７」となり、　＄５アドレス
・レジスタ１４を経由して第３アドレス・レジスタ１２
にセットされる。そしてこのアドレスｊ１７Ｊが、これ
壜九第２アドレス・レジスタ９にセットされているアド
レスｒｌ？ＪＫ達したかどうかの判別が行なわれ、それ
からこのアドレス「１７」が第４アドレス・レジスタ１
３にセットされ、同様にして命令メモリ４のアクセスが
行われる。そしてこのアドレス「１７」におけるコード
のレジスタ使用情報が第１情報レジスタ１５にセットさ
れ、前記と同様なアンド操作がアンド操作部２１によ知
行われる。

０　このようなことが順次行なわれて第３アドレス・レ
ジスタ１２にアドレス［１９Ｊがセットされ九ときアド
レス判定部１９はコントローラ２５に対して、このアド
レスが第２アドレス・レジスタ９にセットされた値と一
致することを報告し。

第４アドレス・レジスタ１５にこのアドレス「１９Ｊを
出力する。；ントローラ２５はこれによりアドレス・カ
ウントアツプ部２００動作を停止させる。

とζろで命令メモリ４では第４アドレス・レジスタ１５
を経由して命令アドレス・レジスタ７に−にットされた
アドレス「１　？Ｊ　Ｋ対するアクセスが行なわれ、そ
のコードに付加されたレジスタ使用情報が第１情報レジ
スタ１５にセットされ、ｍ記の場合と同様にアンド操作
されてこれが第２情報レジスタ１６にセットされ、これ
と情報累積レジスタ１７にセットされているアドレス「
１６」〜「１８」までのレジスタ使用情報とビット対応
してオア操作されてｇＪ５情報レジスタ１８を経由して
、今度はアドレス「１６」〜「１９」までのレジスタ使
用情報が情報累積レジスタ１７にセットされる。それか
らコントローラ２３よ抄出力指令がオア操作部２２に伝
達されるので、オア操作部２２は仁の情報累積レジスタ
１７に累積されたレジスタ使用情報を第３情報レジスタ
１８を経由して使用情報レジスタ１１に出力する。

■　もし命令メ毫り４のアドレス「１６」〜「１９」に
記入されたコードがＡレジスタもＢレジスタも使用しな
ければ（ｂｓ　ｇ　ｈａに関する態様で）使用情報レジ
スタ１１Ｋａ　「００００Ｊが記入されることになる。

し九がりて複素命令化処理部２は使用情報レジスタＩＩ
Ｋ記入されたデータより前記アドレス区間内におけるコ
ードがムレジスタもＢレジスタも使用されていないこと
をｇ＊する。そしてその結果第８図（ロ）に示す如くア
ドレス「１５」とｊ２０Ｊｅ：Ｉ−ドを複合化した複合
命令を作成し。

これを入出力レジスタ５にセットする。そしてコント四
−２２３からむのセットに必要なアドレスを命令アドレ
ス争レジスタに送出させる。仁のようＫして、第８図（
ロ）に示す如く、複合命令が命令メ毫す４に記入される
ととになる。

■　ところが、命令メモリ４のアドレス「１６」と「１
９Ｊ　０ＩＩ４に、例えば「ＡＤＤ　　Ａ、ＢＪのよう
Ｋ。

人レジスタのデータとＢレジスタのデータを加算し、こ
れをムレジスタにセットするようなコードが存在する場
合にはそのレジスタ使用情報は「１１１０」と記入され
ており、その結果、使用情報レジスタ１１には「０１０
０Ｊ（ｂｓ＋ｂｓは情報１択しジスタ１０でｒＱＪのた
め）がレジスタ管１ｕｌｌｓから出力される。接合命令
化処理部２はこれによりＡレジスタを書替えるコードが
アドレス「１６」〜「１９」に存在することを判別し、
このような場合には僚合命令化処理を行わない。

なお前記の説明ではムレジスタとＢレジスタの２つのレ
ジスタが使用される例について説明したが、勿論管理さ
れるレジスタは２つのみに限定されるものではなく適宜
増加することができる。そしてこれに応じて使用情味ビ
ットも増加することになる。

（７）発明の効果 本発明によれに、コードにレジスタ使用情報ビットを付
加し、コードを移動処理するときこのレジスタ使用情報
ビットを付加した１１移動するので、レジスタ関連処理
におけるレジスタ管層線すべてコードに付加したレジス
タ使用情報ビットをチェックすることによ如可能になる
。したがって従来のようにコードの移動に伴ってその書
替が必要となるレジスタ情報テーブルを作成する必要が
ない。

このように本発明によればレジスタ情報を害鳥にチェツ
タできるのみならず、コードの移動にともなうレジスタ
情報テーブルを修正する手間もいらなく＊ｂ、コードを
移動してもレジスタ管理を害鳥に、正確に奥行できゐ。

ｔ　　５ｕｉｔｅ簡単な説明 第１閣紘豪会命令化処履の説明図、第２図は検金命令化
処理ができないケースの説明図、第３図。

第４Ｉｌｌは従来のレジスタ管理及びその間層点の説明
図、第１Ｌ第６図は本発明における生成コード及びその
説明図、第７図及び第８図は本発明の動作説明図、第９
閣は本発明の一実施例構成図で参る。

図中、１はコード生虞部、２は資金命令化処理部、３は
レジスタ管理部、４紘命令メモリ、５は入出力レジスタ
、６は出力レジスタ、７は命令アドレス・レジスタ、ａ
は第１アドレス拳レジスタ。

９社第２アドレス・レジスタ、１０は情報選択レジスタ
、１１は使用情報レジスタ、１２は第５アドレス・レジ
スタ、１３はｊｌ１４アドレス・レジス／、１４ｔｉｌ
１５アドレス・レジスタ、１５は第１情報レジスタ、１
６社第２情報レジｘ夕ｓｔｙは情報累積レジスタ、１８
は第５情報レジスタ。

１９はアドレス判定部、２０紘アドレスｅ力ウントアツ
プ部、２１はアンド操作部、２２はオア操作部、２５は
コントローラである。

特許出願人　富士通株式会社 代理人弁理士　山　谷　晧　榮 ２１ オ１Ｉ１２１　　　　　ｔイ）　　　　　　　　　　　
　　　　　　　　　　　（ロ）ｆ４ＰｊＪ　　　（イ）
　　　　　　　　　　　　　　　　　　　　　（ｑ）才
５図 コード゛　　　ｂｈｂｂ 宅ヒθｍ、イ）

Claims (1)

【特許請求の範囲】
1. （１）　　高級言語で記述され九ソースプログラムから
   オブジェクトコードを作成するコンパイラにおいて、オ
   ブジェクトコードが使用するレジスタのレジスタ使用情
   報を付加するコード生成手段と。 前記レジスタ使用情報が付加されたコードを記入するコ
   ード用メモリ手段と、前記コード用メモリ手段の調査範
   囲を指示する指示手段と、前記レジスタ使用情報を抽出
   するレジスタ使用情報抽出手段を有し、管理すべき範囲
   内のコードに付加されたレジスタ使用情報をチェックす
   ることによりレジスタ管理を行うようＫしたことを特徴
   とするコンパイラにおけるレジスタ管理方式。