JPS58161476A - 自動利得制御装置 - Google Patents

自動利得制御装置

Info

Publication number
JPS58161476A
JPS58161476A JP57044340A JP4434082A JPS58161476A JP S58161476 A JPS58161476 A JP S58161476A JP 57044340 A JP57044340 A JP 57044340A JP 4434082 A JP4434082 A JP 4434082A JP S58161476 A JPS58161476 A JP S58161476A
Authority
JP
Japan
Prior art keywords
circuit
output
signal
gain control
clamp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57044340A
Other languages
English (en)
Inventor
Seiichi Hashimoto
清一 橋本
Norio Meki
目木 紀夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP57044340A priority Critical patent/JPS58161476A/ja
Publication of JPS58161476A publication Critical patent/JPS58161476A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/44Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/52Automatic gain control

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Receiver Circuits (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は磁気録画再生装置、テレビジョン装置などの映
像信号を処理する装置に使用される映像信号の自動利得
制御装置に関するものである。
一般に映像信号の自動利得制御装置は複合映像信号のピ
ークレベル値又は映像信号の帰線消去部分に一定のレベ
ル値のパルスを挿入し、このパル3 ・ スと水平同期信号のレベル値の和を検出することにより
、複合映像信号のピークレベル又は複合映像信号に含ま
れる同期信号のレベルが一定になるように利得を制御し
ている。ここで、帰線消去部分に挿入するパルスは複合
映像信号より同期分離回路によって取り出した水平同期
信号を基準にして発生している。以下、第1図、第2図
を用いて従来の自動利得制御装置を説明する。
第1図、第2図は従来の自動利得制御回路の一例のプロ
ツメ図である。第1図において、端子1に加えられた複
合映像信号等の入力信号は、利得制御回路2.クランプ
回路3を通って、出力端子4から取り出されると共に、
同期分離回路6に加えられ、同期信号が分離される。同
期分離回路6で分離された同期信号は上記クランプ回路
3に戻され、利得制御回路2の出力信号の同期信号部分
の電位を定められたクランプ電位にクランプする。
このクランプされた複合映像信号は、ピーク検出回路6
.−加えられ、ピーク検出回路6はその入力信号のピー
ク値を検出し、ホールド回路7はこれを適当な時定数で
保持して利得制御回路2の利得を制御し、その結果出力
端子4からそのピーク値が一定の出力信号が出力される
。第2図は複合映像信号における同期信号のレベルを一
定にして出力する自動利得制御装置の例であって、第1
図における例と同様入力端子1に加えられた複合映像信
号等の入力信号は、利得制御回路2で利得が制御され、
クランプ回路3.同期分離回路6で同期信号部分がクラ
ンプされる。同期分離回路6出力はまた、遅延パルス発
生回路8に加えられ、水平同期信号より所定の時間だけ
遅れ、かつ所定のレベルを持つパルスを発生する。この
パルスはクランプ回路3の出力である同期信号部分が一
定の直流電位にクランプされた信号と共に、混合回路9
に加えられ、複合映像信号の帰線消去部分に上記所定レ
ベルのパルスが重畳される。ピーク検出回路6は、上記
パルスと同期信号の和のレベルを検出し、ホールド回路
アはこれを適当な時定数で保持して、利得制御回路2の
利得を制御し、出力端子4から同期信号のレベルが一定
の映像信号を出5=−’ 力する。ここで、複合映像信号の帰線消去部分に重畳さ
れたパルスのピークレベルは通常、複合映像信号の白信
号レベルとほぼ等しく設定される。
従って、複合映像信号の同期信号部分が映像信号部分に
対し、相対的に縮んだり、白信号レベルを越えるノイズ
が入った場合、ピーク検出回路は上記パルスではなく映
像信号まだはノイズのピーク値を検出して、これらのレ
ベルを制御することになる。第3図は自動利得回路の入
力信号を説明する図であって、第1図、第す図の様な構
成の自動利得制御装置において、例えば入力複合映像信
号に第3図(a)の如き、そのピークレベルまたは帰線
消去部分に加えられるパルスレベルよりも大きいノイズ
が混入した場合、ピーク検出回路6にこのノイズが、同
図(IL)においてvlで表わす電圧が印加され、ホー
ルド回路7に、その充電時定数に応じた速度で電荷がチ
ャージされる。この様なノイズは、TV受像機のチャン
ネルを切り換えた場合、しばしば発生するもので、TV
受像機の種類によっては映像信号レベルの2倍、数10
−8600時間幅を持つものもある。又、第3図(b)
の様に、負の方向に幅の狭いパルスを発生することもあ
るが、この様な場合、負の方向のパルスがクランプ回路
でクランプされるので、ピーク検波回路には同図(C)
に示す電圧v2が印加されることになる。結局、この様
なノイズが入力端子に印加されると、ホールド回路の電
圧は異常に高くなり、利得制御回路の利得を異常に抑え
こんでしまう。一般に、ホールド回路の放電時定数(リ
カバリ一時間)は、ピーク検出回路からの充電時定数(
アタック時間)よりも大きく設定されているので、一度
異常に充電されてしまうと、正常な状態に復帰するのに
長時間を要し、その間、出力端子4に出力される映像信
号のレベルが正規のレベルより小さい状態が続いてしま
うものであった。特に、この自動利得制御装置を集積化
する場合、ホールド回路を構成するフィルタをその端子
数の節減のため、1端子フイルタとした場合、整流特性
を良くするために放電時定数をより大きくしなければな
らず、この傾向が強くなるものである。
本発明は、上記問題点を是正すべく考案したものであっ
て、第4図、第6図にその実施例のブロック図を示す。
第4図は本発明の一実施例であって、入力端子1に加え
られた複合映像信号等の入力信号は利得制御回路2で利
得が制御され、クラ71回路3を通って出力端子4から
取り出されると共に同期分離回路6に加えられ、同期信
号が分離され、この同期信号は微分回路10を介してク
ランプ回路3に戻され、利得制御回路2の出力信号の同
期信号部分の電位を定められたクランプ電位にクランプ
する。微分回路1oは水平同期信号が入力される時は水
平同期信号をほぼそのまま出力して、同期信号が出力さ
れる期間クランプ回路を動作させて、複合映像信号の同
期信号部分を定められた電位にクランプする。また、同
期分離回路5の出力がなくなった時、微分回路10も出
力がなくなるが、その時定数に応じた一定時間後、微分
回路1oはその出力端子に上記クランプ回路3を動作さ
せる一定の電位を越える電位を発生して、クランプ回路
を動作させる。いま、第1図従来例の場合、第3図(1
L)に示す様なノイズを含む映像信号が入力されると、
同期分離回路5出力にはノイズの期間、出力信号が出力
されない。また、第3図(b)の時、ノイズがなくなっ
て映像信号が再び入力されても、ノイズの負の先端がク
ランプ電位にクランプされるので、第3図(C)に示す
様にノイズの後の映像信号までも、その直流電位が高く
なり、この様な信号が同期分離回路へ入力されると、し
ばらくの間同期信号は出力されない。
しだがって、第3図(2L)のノイズまたは第3図(C
)の直流レベルの高くなった映像信号がピーク検出回路
6に加えられるものであるが、第4図の本発明の実施例
では、同期分離回路6の出力信号がなくなると、数水平
走査期間に相当する時間で微分回路1oが動作してクラ
ンプ回路3を動作させ、その結果、ノイズ部分の電位が
クランプ電位に急速に引下げられ、ノイズの幅が広くて
も、微分回路3の時素数で決まる幅しかピーク検出回路
6で検出しなくなるので、ホールド回路7に充電され9
 ・ る電荷は制限されることになる。今、この微分回路10
の時定数とピーク検出回路からホールド回路に充電する
充電時定数の関係を適当に選ぶことにより、はとんどノ
イズを検出しなくなる、第6図は複合映像信号における
同期信号部分のレベルを一定にする自動利得制御装置の
一方式に本発明を適用した例であって、入力端子1に加
えられた複合映像信号等の入力信号は利得制御回路2で
利得が制御され、クランプ回路3を通って出力苅子4か
ら取り出されると共に同期分離回路6に加えられ、同期
信号が分離され、この同期信号は微分回路1oを介して
クランプ回路3に戻され、利得制御回路2の出力信号の
同期信号部分の電位を定められた電位にクランプするこ
とは第4図と同様である。また、この場合の微分回路1
0の動作、効果も第4図と共に説明しだのと同様である
いま、第5図において、パルス遅延回路8が同期分離回
路6の出力信号である水平同期信号の前端でトリガされ
る単安定マルチバイブレータで構成・される場合を考え
る。ここで、単安定マルチバイ1゜ ブレークの出力信号の幅は、複合映像信号中の水平同期
信号の幅より長く水平同期信号の前端から始まり、少な
くとも帰線消去部分上で終るものである。パルス遅延回
路としては、この他に水平同期信号の後端を遅延させる
方法があるが、入力映像信号の同期信号が何らかの条件
で縮んで、同期分離回路6が誤動作し、帰線消去部分を
抜き出した場合、この様な方法では遅延パルスが映像信
号に重畳する結果、利得制御回路の利得を下げ、同期信
号部分がさらに縮むので、同期分離回路の誤動作がさら
にひどくなるという欠点があるので、上述の様な、水平
同期信号の前端で単安定マルチバイブレータをトリガす
る方法がとられる。この場合、同期分離回路が帰線消去
部分を抜き出した場合でも、後の映像信号にパルスが重
畳されることはない。しかし、この場合の欠点は入力信
号としてテレビジョン放送のないチャンネルを受信した
場合の様なランダムノイズが入力される場合、単安定マ
ルチバイブレータはランダムに出力を発生することにな
る。すなわち、正常な映像信号が11・ 入力された場合は、単安定マルチバイブレータ出力信号
と混合されるのは同期信号部分又は帰線消去部分であっ
て、映像信号とは混合されることはないが、上述のラン
ダムノイズの場合は、単安定マルチバイブレータの出力
とノイズが混合されることになる。今、ノイズが混合さ
れると混合回路9の出力レベルが非常に高くなり、その
結果、ホールド回路7の電位が高くなって、利得制御回
路2の利得を小さくするので、この様な状態から正常な
信号が入力された時、応答が非常に遅くなるという欠点
がある。いま、ここで微分回路1o出力で単安定マルチ
バイブレータをトリガする様に構成すると、上述の様な
ノイズが入力された場合同期分離回路6はランダムに出
力信号を発生するのであるが1.その出力信号の幅は一
般に狭くなって、数は多くてもその平均値は逆に低くな
るという結果が得られる。従って、微分回路1o出力で
は出力信号の最低レベルの直流電位が高くなって、常に
クランプ回路3を動作させるのと同時に単安、定マルチ
バイブレータをトリガしない様に設定す特開昭58−1
61476” (4) ることか出来る。クランプ回路3の出力におけるノイズ
は、常にクランプ回路が動作する故、利得制御回路2出
力インピーダンスとクランプ回路3のインピーダンスの
比で決まるレベルに減衰すると共に、その平均電位もク
ランプ電位となり、ノイズのピーク電位は下がり、ホー
ルド回路7の電位は下がるので、この様な状態から、正
常な状態に切り換った時の応答は非常に速くなる。
以上の様に、本発明によると、テレビジョン放送のチャ
ンネルの切り換え時における様な直流電位が高くて、幅
の広いノイズが加わった場合でも、自動利得制御装置の
利得を異常に下げることを防止することが出来る。また
、負の方向にパルスが出て、クランプ回路出力における
直流電位を押し一トげた場合でも、クランプ回路をすみ
やかに復帰させ、ノイズの影響をほとんどなくすことが
出来る。一般に、クランプ動作を安定にする作用は同期
分離回路が受は持つのであるが、同期分離回路の出力信
号を他の用途、例えばサーボ回路、クロマ信号処理回路
等に使用する場合、微分効果を強くすると、何らかの条
件で同期信号のレベルが縮んだり、ある種のノイズが混
入したり、伝送系の周波数特性が変化した場合、同期分
離回路の動作が不安定となるので、これには、本発明実
施例で説明した効果を持たせることはできない。
また、本発明はパルス遅延回路として単安定マルチバイ
ブレータを使用して、同期信号のレベルを一定に制御す
る自動利得制御装置において、TVの空チャンネルを受
信した時の様なランダムノイズから正常な信号への切り
換え時の応答に対しても効果があるが、この様な効果は
同期分離回路に設けることはできない。
【図面の簡単な説明】
第1図および第2図はそれぞれ従来の自動利得制御装置
を示すブロック図、第3図(IL)、 (b)、 (C
)は自動利得制御装置の入力信号を説明する波形図、第
4図は本発明の一実施例における自動利得制御装置のブ
ロック図、第6図は本発明の他の実施例のブロック図で
ある。 、 1・・・・・・入力端子、2・・・・・・利得制御回路
、3・・・・・・クランプ回路、4・・・・・・出力端
子、6・−・・・同期分離回路、6・・・・・・ピーク
検出回路、7・・・・・・ボールド回路、8・・・・・
・パルス遅延回路、9・・・・・・混合回路、1o・・
・・・・微分回路。 代理人の氏名 弁理士 中 尾 敏 男 はが1名第1
m1 6 第2図 第3図

Claims (2)

    【特許請求の範囲】
  1. (1)複合映像信号の利得を制御信号に応じて制御する
    利得制御回路と、前記複合映像信号より水平同期信号を
    取り出す同期分離回路と、前記同期分離回路の出力信号
    を微分する微分回路と、その微分回路の出力信号により
    制御され、前記利得制御回路の出力複合映像信号に含ま
    れる水平同期信号部分の電位をあらかじめ設定されたク
    ランプ電位にクランプするクランプ回路と、前記クラン
    プ回路により同期信号部分がクランプされた複合映像信
    号のピーク電位を検出するピーク検出回路と、そのピー
    ク検出回路で検出された電位を所定の時定数で保持し、
    前記利得制御回路の利得を制御するホールド回路とを有
    し、前記同期分離回路が所定の時間以上出力信号を出力
    しない時に前記クランプ回路を動作させて、前記利得制
    御回路出力を前記クランプ電位となすようにしたことを
    特徴とする自動利得制御装置。
  2. (2)  クランプ回路とピーク検出回路の間に単安定
    マルチバイブレータと混合回路が設けられ、前記単安定
    マルチバイブレータは微分回路の出力に結合され、前記
    微分回路の出力が前記クランプ回路を動作させる毎に前
    記単安定マルチバイブレータをトリガし、前記混合回路
    は前記クランプ回路の出力と、前記単安定マルチバイブ
    レータの出力を一定の比率で混合し、前記ピーク検出回
    路は前記混合回路出力のピーク電圧を検出するようにし
    たことを特徴とする特許請求の範囲第1項に記載の自動
    利得制御装置。
JP57044340A 1982-03-18 1982-03-18 自動利得制御装置 Pending JPS58161476A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57044340A JPS58161476A (ja) 1982-03-18 1982-03-18 自動利得制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57044340A JPS58161476A (ja) 1982-03-18 1982-03-18 自動利得制御装置

Publications (1)

Publication Number Publication Date
JPS58161476A true JPS58161476A (ja) 1983-09-26

Family

ID=12688777

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57044340A Pending JPS58161476A (ja) 1982-03-18 1982-03-18 自動利得制御装置

Country Status (1)

Country Link
JP (1) JPS58161476A (ja)

Similar Documents

Publication Publication Date Title
JPS6350274A (ja) 自動利得制御装置
EP0393558A2 (en) Vertical synchronizing signal detector
KR0133532B1 (ko) 위상 서보 제어를 위한 기준 신호 작성 회로
US20080151114A1 (en) Microcontroller-based multi-format video AGC/sync loop regulator
US5963267A (en) Delay correction circuit
JPS58161476A (ja) 自動利得制御装置
JP3092938B2 (ja) 画像表示装置用ディジタル同期回路
JPS62146076A (ja) 鮮鋭度向上装置
EP0819352B1 (en) Vertical synchronisation signal detector
WO2002001854A2 (en) System, method and apparatus for sandcastle signal generation in a television signal processing device
JP2775801B2 (ja) 映像信号処理回路
KR940011875B1 (ko) 수평동기신호 분리장치
JP2812490B2 (ja) 自動利得調整回路
JP2862590B2 (ja) 同期分離装置
JPS62120172A (ja) 文字信号混合装置
JPS60109387A (ja) 自動利得制御装置
JPS5979686A (ja) テレビジョン信号のタイミング抽出装置
JPH0574084U (ja) 輝度信号処理回路
KR100505594B1 (ko) 영상신호의 복사방지 신호 검출장치 및 이를 이용한 영상처리씨스템
JPH0417510B2 (ja)
JP3064311B2 (ja) バーストフラグ回路
JPS61157085A (ja) 映像中間周波処理回路の自動利得制御装置
JP3198203B2 (ja) 同期分離装置
JP3052570B2 (ja) 映像信号検出回路
JP3239437B2 (ja) 水平同期信号検出回路