JPS5816211B2 - デ−タバス試験装置 - Google Patents
デ−タバス試験装置Info
- Publication number
- JPS5816211B2 JPS5816211B2 JP53110911A JP11091178A JPS5816211B2 JP S5816211 B2 JPS5816211 B2 JP S5816211B2 JP 53110911 A JP53110911 A JP 53110911A JP 11091178 A JP11091178 A JP 11091178A JP S5816211 B2 JPS5816211 B2 JP S5816211B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- data bus
- bus
- signal
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Small-Scale Networks (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】
本発明はデータ処理システムの各装置間にデータを伝送
するために使用される多目的データバスに、どのような
データが与えられているかを監視する試験装置に関する
。
するために使用される多目的データバスに、どのような
データが与えられているかを監視する試験装置に関する
。
データ処理システムでは1系統の多目的データバス(G
P I B )を備え、これに各装置が接続されてデー
タ授受を行う方式が知られている。
P I B )を備え、これに各装置が接続されてデー
タ授受を行う方式が知られている。
このような方式で、装置の調整時あるいは故障発生時に
、そのデータバスにいまどのような情報があるかを調整
者が目視により知ることができれば便利である。
、そのデータバスにいまどのような情報があるかを調整
者が目視により知ることができれば便利である。
一般にデータバスには、データが1バイト毎に順次高速
度で切換えられて伝送されるので、これを単に表示装置
に与えて監視しても、早すぎてデータの内容を目で見る
ことはできない。
度で切換えられて伝送されるので、これを単に表示装置
に与えて監視しても、早すぎてデータの内容を目で見る
ことはできない。
多目的データバスは一般に非同期確認方式であるため、
データバスに結合された全てのデバイスが「準備完了」
信号を送出するまでデータは送出されず、またデータが
送出されると全てのデバイスから「データ受領」信号が
送出されるまで、そのデータが有効にデータバス上に送
出され続けるよう構成されている。
データバスに結合された全てのデバイスが「準備完了」
信号を送出するまでデータは送出されず、またデータが
送出されると全てのデバイスから「データ受領」信号が
送出されるまで、そのデータが有効にデータバス上に送
出され続けるよう構成されている。
本発明はこの点に着目したデータ試験装置で、試験を必
要とするときには、単に試験装置を付加するのみで、シ
ステムに影響を与えることなく、データバスに送出中の
データを目視により監視することのできる試験装置を提
供することを目的とする。
要とするときには、単に試験装置を付加するのみで、シ
ステムに影響を与えることなく、データバスに送出中の
データを目視により監視することのできる試験装置を提
供することを目的とする。
本発明は、データバスに1個のデバイスとして接続され
る装置であって、そのデータバスに次のデータが送出さ
れることを許容するためにそのデータバスに送出する「
準備完了」または「データ受領」信号をクロック信号に
よる自動制御または観測者の手動制御により意識的に遅
く送出して、データバスのデータ内容が表示装置上で目
視により確認できるよう構成されたことを特徴とする。
る装置であって、そのデータバスに次のデータが送出さ
れることを許容するためにそのデータバスに送出する「
準備完了」または「データ受領」信号をクロック信号に
よる自動制御または観測者の手動制御により意識的に遅
く送出して、データバスのデータ内容が表示装置上で目
視により確認できるよう構成されたことを特徴とする。
実施例図面により詳しく説明する。
第1図は本発明を実施したデータ処理システムの構成例
を示す図である。
を示す図である。
データバスBUSには、中央処理装置CPUおよびいく
つかの各種デバイスD1.D2.D3が結合されている
。
つかの各種デバイスD1.D2.D3が結合されている
。
バス試験装置B(J!は本発明に係わる装置で、デバイ
スの1個として同様にデータバスBUSに結合されてい
る。
スの1個として同様にデータバスBUSに結合されてい
る。
このバス試験装置には、データバスBUSの各信号線の
内容を表示することのできる表示装置DPLが備えられ
ている。
内容を表示することのできる表示装置DPLが備えられ
ている。
第2図は本発明実施例のバス試験装置がデータバスに接
続された状態を示す。
続された状態を示す。
RFD (Ready ForData)は「準備完了
」信号、DAV (Data Valid)は「データ
有効」信号、D A C(Data Accepted
)は「データ受領」信号であって、データバスと制御回
路0ONTとの間に公知の手段により接続されている。
」信号、DAV (Data Valid)は「データ
有効」信号、D A C(Data Accepted
)は「データ受領」信号であって、データバスと制御回
路0ONTとの間に公知の手段により接続されている。
この制御回路0ONTはいわゆるバンドシェイク制御回
路で、操作者の意志により手動で制御されるよう構成さ
れている。
路で、操作者の意志により手動で制御されるよう構成さ
れている。
SPは転送速度制御信号入力、OPは試験装置動作信号
出力である。
出力である。
この制御回路0ONTは表示装置DPLを制御し、表示
装置DPLにはデータバスおよびインターフェース管理
バス等、データバスBUSの全てのビット信号が取込ま
れ、これが表示面に表示されるよう構成されている。
装置DPLにはデータバスおよびインターフェース管理
バス等、データバスBUSの全てのビット信号が取込ま
れ、これが表示面に表示されるよう構成されている。
このように構成された装置では、データバス試験装置の
「準備完了」信号線に、全てのデバイスから「準備完了
」が送出されるまで、中央処理装置はデータ送信を許可
しない。
「準備完了」信号線に、全てのデバイスから「準備完了
」が送出されるまで、中央処理装置はデータ送信を許可
しない。
この「準備完了−信号線は、現実には負論理信号により
全てのデバイスがワイアドオア結合され構成されている
。
全てのデバイスがワイアドオア結合され構成されている
。
全てのデバイスから[準備完了j(R,FD)信号が送
出されると、中央処理装置はデータ送信を許可し、有効
なデータの送信中は「データ有効」(DAV)信号が送
出される。
出されると、中央処理装置はデータ送信を許可し、有効
なデータの送信中は「データ有効」(DAV)信号が送
出される。
これは全てのデバイスで「データ受領j(DAC)信号
を送出するまで保持される。
を送出するまで保持される。
本発明によるデータバス試験装置は、この「準備完了J
(R,FD )信号または「データ受領」(DACす
信号を制御回路0ONTより、意識的に遅らせて送出し
、データバスBUSの状態を一時的にそのステップの状
態に保留させる。
(R,FD )信号または「データ受領」(DACす
信号を制御回路0ONTより、意識的に遅らせて送出し
、データバスBUSの状態を一時的にそのステップの状
態に保留させる。
この間にデータバスBUSのデータ内容は、表示装置D
PLに表示され続けるので、目視によりこれを読取り監
視するに十分な時間がある。
PLに表示され続けるので、目視によりこれを読取り監
視するに十分な時間がある。
この時間は目視確認後に手動で制御してもよく、また十
分に遅いクロック信号で自動的に制御してもよい。
分に遅いクロック信号で自動的に制御してもよい。
このように、本発明の装置はこれを単にデータバスに接
続するのみで使用することができ、中央処理装置のハー
ドウェアおよびソフトウェア、その他のデバイス等には
原則として変更を必要としない。
続するのみで使用することができ、中央処理装置のハー
ドウェアおよびソフトウェア、その他のデバイス等には
原則として変更を必要としない。
本発明の装置によれば、データバスのデータ内容を定常
状態と同様の状態で、順次ゆっくりと動作監視すること
ができるので、故障発生時の原因探究または初期調整作
業に使用して極めて有効である。
状態と同様の状態で、順次ゆっくりと動作監視すること
ができるので、故障発生時の原因探究または初期調整作
業に使用して極めて有効である。
第1図は本発明実施例装置の接続されたシステム構成例
を示す図。 第2図は本発明実施例装置のデータバスとの接続構成図
。 CPU・・・・・・中央処理装置、Dl、D2.D3・
・・・・・デバイス、BOH・・・・・・データバス試
験装置、DPL・・・・・・表示装置、BUS・・・・
・・データバス。
を示す図。 第2図は本発明実施例装置のデータバスとの接続構成図
。 CPU・・・・・・中央処理装置、Dl、D2.D3・
・・・・・デバイス、BOH・・・・・・データバス試
験装置、DPL・・・・・・表示装置、BUS・・・・
・・データバス。
Claims (1)
- 【特許請求の範囲】 11個のデバイスとして被試験データバスに接続するた
めの接続手段と、 そのデータバスの各データ内容を目視可能なように表示
する表示手段と、 この表示手段にデータ内容が表示されているときには、
そのデータバスに次のデータが送出されることを許容す
るためにそのデータバスに送出する「準備完了」または
「データ受領」信号の送出をクロック信号による自動制
御または観測者の手動制御により上記表示手段の表示を
目視により確認するに要する時間だけ遅らせるように構
成された制御手段と を備えたデータバス試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53110911A JPS5816211B2 (ja) | 1978-09-09 | 1978-09-09 | デ−タバス試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53110911A JPS5816211B2 (ja) | 1978-09-09 | 1978-09-09 | デ−タバス試験装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5537669A JPS5537669A (en) | 1980-03-15 |
| JPS5816211B2 true JPS5816211B2 (ja) | 1983-03-30 |
Family
ID=14547758
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53110911A Expired JPS5816211B2 (ja) | 1978-09-09 | 1978-09-09 | デ−タバス試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5816211B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5819616Y2 (ja) * | 1978-11-06 | 1983-04-22 | タケダ理研工業株式会社 | デ−タ伝送路試験器 |
| JPH0378186U (ja) * | 1989-12-01 | 1991-08-07 | ||
| JPH04181332A (ja) * | 1990-11-15 | 1992-06-29 | Nec Yamagata Ltd | 制御装置チェック回路 |
-
1978
- 1978-09-09 JP JP53110911A patent/JPS5816211B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5537669A (en) | 1980-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0254648A2 (en) | High speed interconnect unit for digital data processing system | |
| JPH0644763B2 (ja) | デ−タ転送方式 | |
| JP2551963B2 (ja) | プリエンフアシス方式 | |
| JPS62243441A (ja) | デ−タ受信制御装置 | |
| JPH05103167A (ja) | フアクシミリ装置 | |
| JP3249581B2 (ja) | 混合器及びその制御方法 | |
| JPH02130651A (ja) | ファイル転送処理時間表示方式 | |
| JPH0348551A (ja) | データ伝送装置の伝送周期計測方法 | |
| JPS61127253A (ja) | フアイル転送試験方式 | |
| JPS5852276B2 (ja) | オンラインソクテイデ−タテンソウケイノ フクキユウホウシキ | |
| JPH01149557A (ja) | 変復調装置 | |
| JPH03258139A (ja) | Ieee―488インタフェースネットワーク | |
| JPS6074852A (ja) | 通信制御装置 | |
| JPS6179345A (ja) | 通信制御方法 | |
| JPS604354A (ja) | 通信制御装置におけるデ−タ処理方法 | |
| JPS6333050A (ja) | システムデイスプレイ装置 | |
| JPS61231648A (ja) | シリアルインタフエ−ス方式 | |
| JPH0332258A (ja) | データ通信装置 | |
| JPS5853265A (ja) | フアクシミリ動作試験方式 | |
| JPS633347B2 (ja) | ||
| JPH01260955A (ja) | 回線接続方式 | |
| JPH07212862A (ja) | 設定データ伝送装置 | |
| JPH01183742A (ja) | マイクロプロセッサを用いた機器の試験方法 | |
| JPH06112996A (ja) | データ通信機器のテスト装置 | |
| JPS61270945A (ja) | 時分割多重伝送信号伝送方式 |