JPS5816213B2 - 共有メモリアクセス装置 - Google Patents

Description

【発明の詳細な説明】 計算機複合体における共有メモリアクセス装置に関する
ものであり、特に共通バスを複数化した共有メモリアク
セス装置に関する。

計算機複合体に於ては、メモリの一部が計算機間で共有
されることが常であるが、共有メモリを一組の共通バス
で接続した場合には次のような問題がある。

■共通バス上のどこかで故障が起った場合、共有メモリ
へアクセスする手段がなくなり、計算機間で共有メモリ
を利用した情報の交換、通信が不可能となる。

■共有メモリをアクセスする頻度が高くなると、共通バ
ス上での衝突を避けるために、各計算機が待される割合
が高くなる。

その結果として、システム全体の効率が低下する。

そこで、計算機複合体においては、共通バスを複数化し
てこれら問題を解決することが強く望まれている。

共通バスを複数化する際には拡張性において優れている
ことがもつとも望まれる。

即ち、モジュールを追加してゆくだけで、共通バスの組
がそれにともなって増加することが望まれる。

一方計算機複合体の構成要素をみるとその核となってい
るのは、ミニコンピユータである。

メモリアクセスにおけるミニコンピユータの一般的な特
長は大容量のメモリに直接アクセスできないことである
。

従って、一方で共通バスをふやしてメモリ容量を大きく
することは、ミニコンピユータの性格からすると矛盾す
る点を含んでいるようにみえるが、ミニコンピユータの
メモリアクセスに関するもう一つの特長としてメモリバ
ンクシステムがある。

メモリバンクシステムはある単位の容量ごとにメモリを
アクセスできるようにすることであって、バンキングす
ることによって大容量メモリへのアクセスを可能として
いる。

本発明の目的は計算機のメモリバンク毎に一つの共通バ
スを割当てることによって、共有メモリアクセスに拡張
性をもたせた共有メモリアクセス装置を提供することに
ある。

本発明によれば計算機複合体の共有メモリアクセス装置
において、前記計算機複合体の計算機に接続され共有メ
モリバンクを使用するか否かを保持するメモリバンクコ
ントローラと、前記計算機複合体のシステムコントロー
ル装置および前記計算機に接続され、前記システムコン
トロール装置からの制御により前記計算機からのロジカ
ルアドレスを共有メモリバンクのフィジカルアドレスに
交換するアドレステーブルと、前記計算機と前記メモリ
バンクコントローラ出力および前記アドレステーブル出
力に接続され前記計算機が共有メモリバンクをアクセス
しかつ、メモリバンクコントローラが共有メモリバンク
を使用することを示している時、前記アドレステーブル
出力信号を共通バスへ出力し、所定のメモリアクセスを
制御する共有メモリアクセス装置が得られる。

次に本発明について図面を参照して説明する。

第１図において、１ａ、１ｂ、は計算機、２ａ１２ｂ、
３ａ、３ｂは共有メモリアクセス装置、４はシステムコ
ントロール装置、５ｐ、５ｇ１は共有メモリバンク、６
ｐ、６ｇは共通バス、１１はアドレステーブル、１２は
メモリアクセスコントローラ、１３はメモリバンクコン
トローラである。

今共有メモリアクセス装置２ａ、２ｂには、メモリイく
ンクの０が又、共有メモリアクセス装置３ａ、３ｂには
、メモリバンクの１が割当てられているとする。

計算機１ａが、これからメモリバンク０にアクセスした
いとすると、計算機１ａは、それ自身の命令によって共
有メモリアクセス装置２ａのメモリバンクコントローラ
１３に”使用する″という信号を、又共有メモリアクセ
ス装置３ａには使用しないという信号を送る。

そうすると、これ以後計算機１ａから出されるメモリア
クセス命令は、次のメモリバンク指定があるまで、メモ
リバンク０とみなされ、共有メモリアクセス装置２ａ、
共通バス６ｐを介して、共有メモリバンク５ｐに送られ
る。

この際計算機１ａから発せられたロジカルアドレスは、
アドレステーブルによって共有メモリバンク５ｐのフィ
ジカルアドレスに変換されメモリアクセスコントローラ
１２によって所定のメモリアクセス制御信号が作られ共
有メモリにアクセスされる。

このロジカルアドレスとフィジカルアドレスの対応は、
システムコントロール装置４によってアドレステーブル
１３の内容を動的に書換えることにより与えられ、共有
メモリの使用効率を高める助けをする。

次に計算機１ａがメモリバンク１を指定すると、共有メ
モリアクセス装置２ａのメモリバンクコントローラ１３
には使用しないという信号か、又、共有メモリアクセス
装置３ａのメモリバンクコントローラ１３には使用する
という信号が送られ、以後のメモリアクセスは、上記の
方式に基づいて共有メモリアクセス装置３ａ、共通バス
６ｇを介して、共有メモリバンク５ｇに対して行われる
。

本実施例に於ては説明を簡単にするために、共通バスが
２組の場合について述べたが、共通バスが３以上になっ
たときでもそれに応じて共有メモリアクセス装置を付加
することによって解決できる。

さらに、共有メモリアクセス装置に対するメモリアクセ
ス装置に対するメモリバンクの割当ては最初から２ａ、
２ｂは０．３ａ、３ｂは１とするこさなく、これをシス
テムコントロール装置が動的に割当てることにすれば、
システムが一層柔軟性に富んだものとなり、バスの故障
に対してより、フォールトトレラントなシステムとなる
ことはいうまでもない。

【図面の簡単な説明】

第１図は、計算機複合体に於ける共有メモｌＪ７’クセ
ス装置の実施例を示すもので１ａ、１ｂは計算機、２ａ
、２ｂ、３ａ、３ｂは共有メモリアクセス装置、４はシ
ステムコントロール装置、５ｐ。 ５ｇは共有メモリバンク、６ｐ、６ｇは共通バス、１１
は、アドレステーブル、１２はメモリアクセスコントロ
ーラ、１３はメモリバンクコントローラである。

Claims (1)

【特許請求の範囲】
1. １ 各共通バス上に共有メモリバンクと、計算機に接続
   されたメモリバンクコントローラとが接続された複数個
   の共通バスを有する計算機複合体の共有メモリアクセス
   装置において、前記計算機複合体の計算機に接続され前
   記共有メモリアクセス装置に接続された共通バス上の共
   有メモリバンクを使用するか否かの前記計算機からの信
   号を保持するメモリバンクコントローラと、前記計算機
   複合体のシステムコントロール装置からの制御により前
   記計算機からのロジカルアドレスを共有メモリバンクの
   フィジカルアドレスに変換するアドレステーブルと、前
   記計算機と前記メモリバンクコントローラ出力および前
   記アドレステーブル出力を受は前記計算機が共有メモリ
   バンクをアクセスしかつ、メモリバンクコントローラが
   共有メモリバンクを使用することを示している時、前記
   アドレステーブル出力信号を共通バスへ出力し、所定の
   メモリアクセスを制御するメモリアクセスコントローラ
   とを含み構成されることを特徴とする共有メモリアクセ
   ス装置。