JPS58164A - スイツチトキヤパシタフイルタ集積回路 - Google Patents
スイツチトキヤパシタフイルタ集積回路Info
- Publication number
- JPS58164A JPS58164A JP56098600A JP9860081A JPS58164A JP S58164 A JPS58164 A JP S58164A JP 56098600 A JP56098600 A JP 56098600A JP 9860081 A JP9860081 A JP 9860081A JP S58164 A JPS58164 A JP S58164A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- integrated circuit
- switched capacitor
- layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims description 22
- 238000005070 sampling Methods 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 22
- 238000000034 method Methods 0.000 description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 14
- 239000000758 substrate Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H19/00—Networks using time-varying elements, e.g. N-path filters
- H03H19/004—Switched capacitor networks
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Filters That Use Time-Delay Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はモノリシνり集積回路（以下、工ａと略記）化
されたスイッチトキャパシタフィルタ（以下、８０１と
略記）ｅ＆：ＭＯＩＩＩＩＩ造でＩＣ化された１１０Ｆ
に関する。
されたスイッチトキャパシタフィルタ（以下、８０１と
略記）ｅ＆：ＭＯＩＩＩＩＩ造でＩＣ化された１１０Ｆ
に関する。
８０１１の＃ＩＩ成費素の一つであるスイッチは標本化
周波数ｆ−によって開閉されており、８ａ１内部で取り
級われる儒を社すべて前記ｆ■によって時間的に標本化
されたもＯである。従りて、ｇ。
周波数ｆ−によって開閉されており、８ａ１内部で取り
級われる儒を社すべて前記ｆ■によって時間的に標本化
されたもＯである。従りて、ｇ。
１によって実現された伝道特性は第１図に示すごと＜ｆ
ｌｌごとに繰り返される。第１図において、１０１は所
望の伝送特性であり、１０２，１０５．１０４は標本化
により生ずる折り返し雑音である。従来、ｍａｙを用い
てアナログ信号の処理を行う場合、前述の折り返し雑音
を除去するために、第２図に示すごと＜ｓａｇｏ出力端
子に簡単なローパスフィルタ（、以下、Ｘ１７）と略記
）を外付けする必要があった。このように、ＬＰ？をモ
ノリシックＸａ化された謬Ｃ１に外付けして回路システ
ムを構成し、この開路システムの量産を行おうとすると
、前記′ＬＰν形成のための個別部品及び実装工程が必
要となりコスト高となる。また、回路システムの寸法も
大量となる。本発明は、折り返し雑音除去用のＬＰＩＦ
をｓａｙと同−ＯＸＯチップ内にＲＯアタディプフイル
タとして形成することにより前述の欠点を解決するもの
である。
ｌｌごとに繰り返される。第１図において、１０１は所
望の伝送特性であり、１０２，１０５．１０４は標本化
により生ずる折り返し雑音である。従来、ｍａｙを用い
てアナログ信号の処理を行う場合、前述の折り返し雑音
を除去するために、第２図に示すごと＜ｓａｇｏ出力端
子に簡単なローパスフィルタ（、以下、Ｘ１７）と略記
）を外付けする必要があった。このように、ＬＰ？をモ
ノリシックＸａ化された謬Ｃ１に外付けして回路システ
ムを構成し、この開路システムの量産を行おうとすると
、前記′ＬＰν形成のための個別部品及び実装工程が必
要となりコスト高となる。また、回路システムの寸法も
大量となる。本発明は、折り返し雑音除去用のＬＰＩＦ
をｓａｙと同−ＯＸＯチップ内にＲＯアタディプフイル
タとして形成することにより前述の欠点を解決するもの
である。
以下に、図面を用いて本発明の詳細な説明する、第Ｓ図
に本発明を用いたモノリシックエａの一構成例を示す。
に本発明を用いたモノリシックエａの一構成例を示す。
同図において、５０１は信号標本化のためのクロック信
号発生回路、１ｏ２は所望の伝送特性を有する８０？、
５０３は折り返し雑音除去用ＬＰＩＦである。また、図
中、矢印は信号の流れを示し、３１１は標本化周波数！
−を有するクロック信号、３１２はｇａｙへの入力信号
、３１３は折り返し雑音を含む出力信号、！１４は折り
返し雑音が除失された出方信号である。クロック信号３
１１はＩＣの外部から与えられる場合もある。ＬＰ？！
５０３は工０化されるのでその構成要素は抵抗、コンデ
ンサ及び能動素子から成っていなくてはならない、第４
図に木兄ｔｙＢｏｘσ化ＬＰＩＦの一構成例を示す。同
図で４０１はＭＯ８構造で形成された液算増幅器、４ｏ
２及び４０５は工０化された抵抗、４ｏ４及び４０５は
ＩＣ化されたコンデンサである。ここで、抵抗値及び容
量値の設計値は、該Ｌｌ’ｌＦＯカットオフ周波数ｆＣ
が標本化周波数ｆ−と信号周波数ｆの間の適切な値とな
るように定められる５、演算増輻儲４０１の一構成例を
第５図に示す、同図は相補製Ｍｏ１ｌ（以下、０Ｍ０Ｉ
と略記）構造ＯＩＩ算増算器幅器り、５０１はバイアス
冒路を、５０！は差動増幅段を、５０３はレベルシフ）
段をそれぞれ示す。
号発生回路、１ｏ２は所望の伝送特性を有する８０？、
５０３は折り返し雑音除去用ＬＰＩＦである。また、図
中、矢印は信号の流れを示し、３１１は標本化周波数！
−を有するクロック信号、３１２はｇａｙへの入力信号
、３１３は折り返し雑音を含む出力信号、！１４は折り
返し雑音が除失された出方信号である。クロック信号３
１１はＩＣの外部から与えられる場合もある。ＬＰ？！
５０３は工０化されるのでその構成要素は抵抗、コンデ
ンサ及び能動素子から成っていなくてはならない、第４
図に木兄ｔｙＢｏｘσ化ＬＰＩＦの一構成例を示す。同
図で４０１はＭＯ８構造で形成された液算増幅器、４ｏ
２及び４０５は工０化された抵抗、４ｏ４及び４０５は
ＩＣ化されたコンデンサである。ここで、抵抗値及び容
量値の設計値は、該Ｌｌ’ｌＦＯカットオフ周波数ｆＣ
が標本化周波数ｆ−と信号周波数ｆの間の適切な値とな
るように定められる５、演算増輻儲４０１の一構成例を
第５図に示す、同図は相補製Ｍｏ１ｌ（以下、０Ｍ０Ｉ
と略記）構造ＯＩＩ算増算器幅器り、５０１はバイアス
冒路を、５０！は差動増幅段を、５０３はレベルシフ）
段をそれぞれ示す。
また、５０４は逆相入力端子（−）、５０５は正相入力
端子（＋）、Ｓｅｔは出力端子である。第４図における
Ｘａ化された抵抗の形成方法は、（１）Ｎ−基板内に？
一層ヲｒＩｌｊａする、（１）Ｐ−基［Ｆ’ｉ−■一層
を形成する、個）夏−基領内に？＋層を形成する、（転
）！−基板内に夏＋層を形成する、Ｍ絶縁膜上にＰ形又
はＭ形の多結晶シリコン層を形成する、等がある。（以
下、Ｐ−、Ｍ−は基板と同程＋ 度の濃度のシリ１フ層を示し、Ｐ 、Ｍ＋はＭＯＳ）
ランジスタのソース會ドレインと同程度の濃度のシリコ
ン層を示す、）一方、工ａ化されたコンデンｔＯＳ成方
法は、（１）多結晶シリコン層−酸化膜−多結晶シリコ
ン層構造で形成する。（ｂ）多結晶シリコン層−酸化膜
−シリコイ基板構造で形成する。（Ｃ）多結晶シリコン
層−酸化膜−多結晶シリコン層−酸化膜−シリコン基板
構造で形成する。
端子（＋）、Ｓｅｔは出力端子である。第４図における
Ｘａ化された抵抗の形成方法は、（１）Ｎ−基板内に？
一層ヲｒＩｌｊａする、（１）Ｐ−基［Ｆ’ｉ−■一層
を形成する、個）夏−基領内に？＋層を形成する、（転
）！−基板内に夏＋層を形成する、Ｍ絶縁膜上にＰ形又
はＭ形の多結晶シリコン層を形成する、等がある。（以
下、Ｐ−、Ｍ−は基板と同程＋ 度の濃度のシリ１フ層を示し、Ｐ 、Ｍ＋はＭＯＳ）
ランジスタのソース會ドレインと同程度の濃度のシリコ
ン層を示す、）一方、工ａ化されたコンデンｔＯＳ成方
法は、（１）多結晶シリコン層−酸化膜−多結晶シリコ
ン層構造で形成する。（ｂ）多結晶シリコン層−酸化膜
−シリコイ基板構造で形成する。（Ｃ）多結晶シリコン
層−酸化膜−多結晶シリコン層−酸化膜−シリコン基板
構造で形成する。
（ｄ）金属−酸化膜−シリコン基板構造で形成する、等
がある。ＬＰｌを構成するコンデンサの形成プロセスは
ｓａｙを構成しているコンデン＋の形成プロセスと同一
にすることが望會しい、第４図に抵抗及びコンデンサの
断面構造の例を示す。第６図（ａ）は上記（１）の方法
で形成された抵抗の断面構造を示している。同図は０Ｍ
０Ｂプロセスで形成されたＩＯの一部分であり、４１４
はか一抵抗部、４１５は夏チャネルＭＯ８）ランジス貞
部である。６０２及び６０５は、Ｍ″″″基板ｄｏｔ内
に設けられたＰ一層であり両者は同一プロセスで形成さ
れる。６０２−はＬＰｆｆの構成要素である抵抗として
用いられ、６０３はｙチャネルトランジスタを形成する
ための！−ウェルとして用いられる。同図でその他の記
号の意味は次のとうりである。６０４・・・・・・ｐ＋
層 ６０５・・・・・・Ｎ十層（ソース・ドレイン）
６０４−−−−−Ｍ形ストッパ層 ６０７・・・・・
・Ｐ形スジツバ層 ４０８・・・・・・ゲート酸化膜６
０？−・・・・・ゲート多結晶シリプン ６１０・・・
・−・第一層間絶縁膜 ４１１−−−第二層間絶縁１１
ｉ４１２・・・・・・金Ｘ配置１ ．６１５−・・・・
晦パシベーシ冒ン膜第６図Ｃｈ）は上記（Ｃ）の方法で
形成されたコンデンサの断面構造を示している。第６図
Ｃｈ）において、各記号は次Ｏ％Ｏを表わす。
がある。ＬＰｌを構成するコンデンサの形成プロセスは
ｓａｙを構成しているコンデン＋の形成プロセスと同一
にすることが望會しい、第４図に抵抗及びコンデンサの
断面構造の例を示す。第６図（ａ）は上記（１）の方法
で形成された抵抗の断面構造を示している。同図は０Ｍ
０Ｂプロセスで形成されたＩＯの一部分であり、４１４
はか一抵抗部、４１５は夏チャネルＭＯ８）ランジス貞
部である。６０２及び６０５は、Ｍ″″″基板ｄｏｔ内
に設けられたＰ一層であり両者は同一プロセスで形成さ
れる。６０２−はＬＰｆｆの構成要素である抵抗として
用いられ、６０３はｙチャネルトランジスタを形成する
ための！−ウェルとして用いられる。同図でその他の記
号の意味は次のとうりである。６０４・・・・・・ｐ＋
層 ６０５・・・・・・Ｎ十層（ソース・ドレイン）
６０４−−−−−Ｍ形ストッパ層 ６０７・・・・・
・Ｐ形スジツバ層 ４０８・・・・・・ゲート酸化膜６
０？−・・・・・ゲート多結晶シリプン ６１０・・・
・−・第一層間絶縁膜 ４１１−−−第二層間絶縁１１
ｉ４１２・・・・・・金Ｘ配置１ ．６１５−・・・・
晦パシベーシ冒ン膜第６図Ｃｈ）は上記（Ｃ）の方法で
形成されたコンデンサの断面構造を示している。第６図
Ｃｈ）において、各記号は次Ｏ％Ｏを表わす。
６２１・・・・・・ｌｒ−基板 ４２２・・・・・・Ｐ
形ストッパ層６！３・・・・・・ｒ十層 ６２４及び６
２４・・・・・・ゲート酸化膜と同程度の膜厚を有する
酸化膜 ６２５・・・・・・第一の多結晶シリコン層
６２７・・・・・・第二の多結晶シリコン層 ６２８・
・・・・・第一層間絶縁１１６２９・・・・・・第二層
間絶縁＄４５０，６５１・・・・・・金ｊｌ配！（４５
０及び６３１の間にコンデンサが形成される＊） ６
５２・・・・・・Ｐ−ウェル ＋１ｉ５３・・・・・・
パシベーシ曹ン膜 第６図（Ａ）のようにコンデンサを形成すると、第一の
多結晶シリコン層６２５の上側及び下側にほぼ同程度の
容量が付くため単純な多結晶シリコンー酸化膜−多結晶
シリコン構造でコンデンサを形成する場合に比べて同一
パターンサイズで約２倍の容量値を得ることができる。
形ストッパ層６！３・・・・・・ｒ十層 ６２４及び６
２４・・・・・・ゲート酸化膜と同程度の膜厚を有する
酸化膜 ６２５・・・・・・第一の多結晶シリコン層
６２７・・・・・・第二の多結晶シリコン層 ６２８・
・・・・・第一層間絶縁１１６２９・・・・・・第二層
間絶縁＄４５０，６５１・・・・・・金ｊｌ配！（４５
０及び６３１の間にコンデンサが形成される＊） ６
５２・・・・・・Ｐ−ウェル ＋１ｉ５３・・・・・・
パシベーシ曹ン膜 第６図（Ａ）のようにコンデンサを形成すると、第一の
多結晶シリコン層６２５の上側及び下側にほぼ同程度の
容量が付くため単純な多結晶シリコンー酸化膜−多結晶
シリコン構造でコンデンサを形成する場合に比べて同一
パターンサイズで約２倍の容量値を得ることができる。
抵抗及びコンデンサの形成方法はｓａｙ形成のプロセス
と適合性の良いものを選択する必要がある。抵抗及びコ
ンデンサの形成方法の例を次に示す。
と適合性の良いものを選択する必要がある。抵抗及びコ
ンデンサの形成方法の例を次に示す。
（１） Ｓ ＯＦ形成プロセスが０Ｍ０１１の二層多結
晶シリコンプロセスの場合、抵抗はｒ−ウェル形成ト同
時にＰ一層として形成し、コンデンサは二層多結晶シリ
コン構造で形成する。
晶シリコンプロセスの場合、抵抗はｒ−ウェル形成ト同
時にＰ一層として形成し、コンデンサは二層多結晶シリ
コン構造で形成する。
（ｚ）ＳＯ？形成プロセスがＮＭＯ８二層多結晶シリコ
ンプロセスの場合、抵抗は夏形多結晶シリコン層として
形成し、コンデンサは二層多結晶シリコン構造で形成す
る。
ンプロセスの場合、抵抗は夏形多結晶シリコン層として
形成し、コンデンサは二層多結晶シリコン構造で形成す
る。
（ａ）！９０？形成プロセスが０Ｍ０１ｉ金属ゲートプ
ロセスの場合。抵抗はＰ−ウェル形成と同時にｐ一層と
して形成し、コンデンサは金属−酸化膜−シリコン基板
構造で形成する。
ロセスの場合。抵抗はＰ−ウェル形成と同時にｐ一層と
して形成し、コンデンサは金属−酸化膜−シリコン基板
構造で形成する。
第４図において抵抗及びコンデンすをｆＯ化して形成す
る場合、抵抗値比及び容量値比は設計値に対し１〜２％
の精度で製造される。これに対し抵抗値及び容量値は設
計値に対し１５％＠度の精度でしか製造されない、従っ
て抵抗値Ｒと容量値０との積！ａは！５ＯｊＧｌｉ度の
ばらつきを含む。一方、第４ｖ！Ｊに示す１．ＰＦのカ
ットオフ屑波数ｆ。
る場合、抵抗値比及び容量値比は設計値に対し１〜２％
の精度で製造される。これに対し抵抗値及び容量値は設
計値に対し１５％＠度の精度でしか製造されない、従っ
て抵抗値Ｒと容量値０との積！ａは！５ＯｊＧｌｉ度の
ばらつきを含む。一方、第４ｖ！Ｊに示す１．ＰＦのカ
ットオフ屑波数ｆ。
はＲＯの値によって変動する。しかしながら、Ｂａ１に
より生ずる折り返し雑音の除去を目的として第４図Ｃ）
Ｘ、ＰＦを用いる場合ｓ〇−程度のｆＯの変動は十分許
容できる範顕内に入ると考えられる。
より生ずる折り返し雑音の除去を目的として第４図Ｃ）
Ｘ、ＰＦを用いる場合ｓ〇−程度のｆＯの変動は十分許
容できる範顕内に入ると考えられる。
以上述べたごとく、本発明のＬＰＶを用いれば、８０１
を用いた回路システムの小型化・低コスト化が達成され
る。
を用いた回路システムの小型化・低コスト化が達成され
る。
第１図はＢＯｌより生ずる折り返し雑音を説明するため
の図。 第２図は従来＃ｆ撫によるＳａνの回路図。 第３図は本発明によるＩＣ化ｓ ａ ｙＯプロッ図。 １１１！４図はｚｐｙＯ−Ｉｌｌ成何を示す回路図。 第５図はＬＰＶに用いる演算増幅器〇−構成例を示す回
路図。 第６図（ｇ）、（ｂ）は本発明のＬＰＶを構成する抵抗
及びコンデシナ０断面構造を示す図。 以 上 出願人 株式金社諏訃精工舎 代理人 弁理士 最上 務 第１図 第３図 第４図 ｆａｌ ｆａｌ シＪ第５図 （ρン ノ３Ｊ マ 第６図
の図。 第２図は従来＃ｆ撫によるＳａνの回路図。 第３図は本発明によるＩＣ化ｓ ａ ｙＯプロッ図。 １１１！４図はｚｐｙＯ−Ｉｌｌ成何を示す回路図。 第５図はＬＰＶに用いる演算増幅器〇−構成例を示す回
路図。 第６図（ｇ）、（ｂ）は本発明のＬＰＶを構成する抵抗
及びコンデシナ０断面構造を示す図。 以 上 出願人 株式金社諏訃精工舎 代理人 弁理士 最上 務 第１図 第３図 第４図 ｆａｌ ｆａｌ シＪ第５図 （ρン ノ３Ｊ マ 第６図
Claims (1)
- 演算増幅器、コンデンサ及びアナログスイッチを構成要
素とし、モノリシック集積回路化されたスイッチトキャ
バシタフイルタ集積回路において、入力信号を時間軸上
で標本化することによって生ずる折り返し雑音を除去す
るためのローパスフィルタを演算項ｍ器、抵抗、コンデ
ンすを用いて構成し、該ローパスフィルタを前記スイッ
チトキャバシタフィルタと同一のチップ内に形成して成
ることを特徴とするスイッチトキャパシタフイルタ集積
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56098600A JPS58164A (ja) | 1981-06-25 | 1981-06-25 | スイツチトキヤパシタフイルタ集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56098600A JPS58164A (ja) | 1981-06-25 | 1981-06-25 | スイツチトキヤパシタフイルタ集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58164A true JPS58164A (ja) | 1983-01-05 |
Family
ID=14224102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56098600A Pending JPS58164A (ja) | 1981-06-25 | 1981-06-25 | スイツチトキヤパシタフイルタ集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58164A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01243718A (ja) * | 1988-03-25 | 1989-09-28 | Fujitsu Denso Ltd | 濾波装置 |
| US7141311B2 (en) | 2000-11-21 | 2006-11-28 | Japan Science And Technology Agency | Ferrite thin film for high frequency and method for preparation thereof |
-
1981
- 1981-06-25 JP JP56098600A patent/JPS58164A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01243718A (ja) * | 1988-03-25 | 1989-09-28 | Fujitsu Denso Ltd | 濾波装置 |
| US7141311B2 (en) | 2000-11-21 | 2006-11-28 | Japan Science And Technology Agency | Ferrite thin film for high frequency and method for preparation thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5699006A (en) | DC blocking apparatus and technique for sampled data filters | |
| KR970007754B1 (ko) | 아날로그 회로 | |
| CA1159909A (en) | Switched-capacitor interpolation filter | |
| US4528684A (en) | Charge-coupled device output circuit | |
| US8179183B2 (en) | Low-consumption switched-capacitor circuit | |
| Allstot et al. | Fully-integrated high-order NMOS sampled-data ladder filters | |
| JPS58164A (ja) | スイツチトキヤパシタフイルタ集積回路 | |
| US20110121893A1 (en) | Charge domain filter | |
| Quinn et al. | A 10.7-MHz CMOS SC radio IF filter using orthogonal hardware modulation | |
| Tanaka et al. | An integrated real-time programmable transversal filter | |
| US4853759A (en) | Integrated circuit filter with reduced die area | |
| Young | A low-power NMOS transmit/receive IC filter for PCM telephony | |
| JPS6041810A (ja) | アクティブ・ロ−パス・フィルタ | |
| EP0165766B1 (en) | Integrated circuit filter | |
| CN223107902U (zh) | 接地电流采样装置 | |
| JPS63503109A (ja) | 集積回路用低域フィルタ | |
| JPS61154213A (ja) | 逆相一次ハイパスフイルタ回路 | |
| JPS61194911A (ja) | フイルタ回路 | |
| JPS61196612A (ja) | スイッチトキャパシタフィルタのオフセット補償回路 | |
| Jurenko et al. | Research and development of an optimized laboratory speech-compression system for spacecraft application. Task 7-Microminiaturization study | |
| JPH0744425B2 (ja) | デイジタル濾波回路 | |
| JPH0257730B2 (ja) | ||
| US4193050A (en) | Transversal filter | |
| KR20020006991A (ko) | 열전기 적분기 및 가청 주파 대역 필터 | |
| JPS59191368A (ja) | 半導体装置 |