JPS58165A - 集積回路パワ−トランジスタアレイ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は集積回路に関するものである。更に詳細には、
本発明は、集積回路に於いてトランジスタのアレイ及び
該トランジスタに接続される導電線をレイアウトする技
術に関するものである。

集積回路が発明されて以来、所定の寸法を有する集積回
路内に設けることが可能な回路要素の数を増加させる目
的で種々の試みがなされている。

大量生産技術を使用することを可能とする為に、また標
準化したパッケージ技術を使用することを可能とする為
に、リードを挿入して回路基板に接Ｉｌ！する為の複数
個のリードを有する集積回路パッケージは、比較的少な
い数の標準寸法を有している。この様な所定の寸法を有
するパッケージで得ることの可能な回路機能の数を増加
させる能力はコストを著しく低下させることを可１能と
するものである。集積回路チップ寸法と歩留りとの閤の
公知の関係のみならず、この様に標準化されたパッケー
ジを使用することは、集積回路チップの寸法を限定的と
するものである。

特に、集積回路の外部に設けられた他の回路要素に対し
て駆動信号を供給するパワートランジスタのアレイを有
する集積回路が知られている“。この様なパワートラン
ジスタの７レイにとって、そのアレイ内に於けるトラン
ジスタ間に一様な出力を与え、これら駆動トランジスタ
の駆動出力が供給されるべく接続されている回路要素の
動作に差異を生じさせることを回避することが極めて重
要である。このことは、パワートランジスタのアレイに
於いてその各トランジスタの出力端が同一の構成を有す
る回路要素に接続されており、その各回路要素が同一の
方法で動作せねばならない様な場合に於いては特に重要
な１ｌｌＩＩである。

この様なパワートランジスタのアレイを使用することが
特に要求される場合としては、サーマルプリントヘッド
要素を駆動する場合である。この様なサーマルプリント
ヘッド要素に於いては、許容可能な速度で一様な印字特
性を与える為に各要素が高速でしかも同一の方法で動作
せねばならない。従来、サーマルプリントヘッドを駆動
する為に用いられるパワートランジスタから同一の駆動
信号を供給することの必要性の為に、所定の寸法の集積
回路内に設けることの可能なこの様なパワートランジス
タの数が著しく限定されていた。

アレイ内の多数のトランジスタの各々が共通導電線に接
続されている場合には、その導電線に沿って著しい電圧
降下が存在し、その導電線に沿って接続されているトラ
ンジスタに供給される信号に変動を発生する。これらの
トランジスタからの出力に於けるこれらの変動を最小と
する為に従来技術に於いて用いられていた１つの方法は
、その長手方向に沿っての導電線の寸法を減少させるこ
とであった。その結果その導電線の開始貞近傍に於ける
相対抵抗を減少させ、従ってその長手方向に沿っての電
圧降下を減少させるものである。

この様な方法はアレイ内のトランジスタからの出力信号
に於ける変動を減少させることを可能とするものである
が、導電線の端部に近付くに従い暢が狭くなるアレイの
構成となる。この様な形状は集積回路面積を使用する上
で極めて不経済的である。何故ならば、集積回路及びそ
の中に含まれる個々の回路素子はほとんど矩形形状をし
ているからである。

また、集積回路技術に於いて、回路要素を分離する為に
逆方向バイアスしたＰＮ接合を形成する回路の１１１域
であって該接合の一方の側を回路接地として使用し、別
の接地金属接続体を使用することを回避する思想は公知
である。この様な構成とすることにより、回路のレイア
ウトを著しく簡単化することができ、またより小さなチ
ップ寸法を使用することが可能である。しかしながら、
この様な分離ｆＭＨに於ける表面のドーパント濃度が低
い場合には、その分離領域内に於いて許容不可能な＾い
抵抗が発生する。この様な高い抵抗が存在するというこ
とは、回路接地に近接したトランジスタをオフさせ、一
方回路接地から一層離隔したトランジスタをオンさせる
場合に、集積回路が適切な動作をすることを妨げる可能
性がある。

従って、集積回路の設計は極めて高度な技術であるが、
導電線に共通接続されたトランジスタのアレイのレイア
ウトに関しては更に改良を行なう必要性がある。

本発明は以上の点に鑑み成されたものであって、一様な
出力電圧を供給可能であり、集積回路内に於いて能率的
にレイアウトすることが可能な集積回路に於けるトラン
ジスタアレイを提供することを目的とする。

本発明は、共通半導体基板内に形成され各々が集積回路
の１部を形成する導電線に接続された電極を有するトラ
ンジスタアレイを設けた集積回路に於いて、前記トラン
ジスタの前記電極が前記導電線に沿って離隔して配置さ
れると共に前記導電線に沿う所定の方向に長さが減少し
ており、前記導電線は前記所定方向に幅を増加しており
、前記電極の長さの減少と前記導電線の幅の増加とが前
記電槽と前記導電線とで大略矩形形状を形成することを
特徴とするものである。　以下、添付の図面を参考に本
発明の具体的実施のｌ１Ｍに付いて詳細に説明する。第
１図に於いては、本発明に基づいて構成された集積回路
の１８１１１０が示しである。

出力パワートランジスタ対１５の第１列１２及び第２列
１４が大略Ｕ字型をした接地金属体２０の枝１６及び１
８の側部に沿って配設されている。

金属体２０は、例えばアルミニウムで製造することが可
能であり、また半導体製造技術に於いて公知の方法によ
り少量の銅を含有することが可能である。また、金属体
２０は金又はその様な目的の為に従来使用されているそ
の他の導電性金属を使用することが可能である。従来使
用されている集積回路に於ける技術を使用して、トラン
ジスタ対１５の各々は半導体基板２２内に形成したドー
プ領域を使用して構成することが可能である。基板２２
へのオーミック接触又は基板２２内のドープ領域を設け
る箇所を除き、半導体基板２２の上に酸化物又はその他
の絶縁＠（不図示）を被着形成させる。次いで、金属ｌ
ｌＩ２０を前記絶１ｌｌＩ上に設け、前記絶縁層にコン
タクト用開口（不図示）を介してトランジスタ対１５と
のオーミック接触を形成する。コンタクト２４はトラン
ジスタ対１５からの出力信号を供給する。　矢印１９で
示した如く、金属体２０の枝１６及び１８はその長さ方
向に沿って下方向に移動するに従いその幅が減少してい
る。トランジスタ対１５の各々に対し夫々の幅は段階的
に減少している。同様に、金属体２０の枝１６及び１８
に沿って下方向に移動するに従い出力トランジスタ対１
５のエミッタ２１はその長さが増加している。尚、本明
細書に於いて、用語“エミッタ長さ”は、金属体２０の
枝１６及び１８に対し垂直方向に於けるエミッタ領域２
１の寸法を表わしている。従って、トランジスタ対１５
のエミッタ長さに於、ける増加は枝１６及び１８の幅に
於ける減少に対応しており、金属体の各校１６及び１８
とそれと関連したトランジスタ対１５との結合部は矩形
形状を形成している。その結果、金属体２０及びトラン
ジスタ対１５の周りに他の矩形形状の集積回路要素（不
図示）を効率的にレイアウトさせることが可能である。

更に、水平方向のＮ十拡散２６は、枝１６及び１８の減
少する幅に対応して減少する長さを有している。

Ｎ十拡散２６は、従来の如く、垂直方向の分離゛拡散２
８と交差している。

第２図は、本発明の理解を深める上で有用なダーリント
ン・トランジスタ対１５の構成を示した回路図である。

トランジスタＱ１及びＱ２は配線２ＯＡ及び２０Ｂによ
って夫々のエミッタを接地接続されており、配線２０Ｂ
は抵抗Ｒ１を有している。配線２ＯＡ及び２０Ｂは、第
１図に於ける金属体２０に対応する。トランジスタＱ１
のベースは配線３０及び抵抗Ｒ２によって正電位十■匡
の電圧源に接続されている。トランジスタＱ２のベース
もまた配線３２．抵抗Ｒ３，配線３０．抵抗Ｒ２によっ
て正電位十Ｖａ：の電圧源に接続されている。ショット
キーダイオードＳ１及び配線３４が入力端３６と配線３
０との間に接続されている。ショットキーダイオードＳ
２及び配線３８が入力端４０と配線３０との闇に接続さ
れている。

配線４２がトランジスタＱ１のコレクタを本回路の出力
端子２４に接続しており、また配線４４がトランジスタ
Ｑ２のコレクタを、トランジスタＱ２が飽和状態に於い
て集積回路形状に構成された場合の配線４４と端子２４
との抵抗を表わす抵抗Ｒ４を介して本回路の出力端子２
４に接続されている。

第１図、第３図及び第４図に示した実施例に於いては、
第２図の抵抗は夫々以下の抵抗値を有している。

１１　　　　　オーム Ｒ１１０Ｋ Ｒ２８Ｋ Ｒ３１０Ｋ Ｒ４４に±２０％アレイの 上から下へ（第 ３図及び１５図） 動作に付き説明すると、負荷電ＭＩ　Ｉ　Ｌが端子３６
及び４０に与えられる制御人力に応答してトランジスタ
Ｑ２を介して接地へ流れる。トランジスタＱ２が完全に
オンされると、それを横切って電圧降下ＶＳＡＴが発生
する。出力端子２４と接地との闇に出力電圧ＶＯＬが発
生する。本発明の使用中に於いて夫々のトランジスタ対
１５に於いて一様に維持されるのはこの電圧ＶＯＬであ
る。

第３図は、本発明に基づきサーマルプリントヘッド駆動
器として構成されたダーリントン・パワートランジスタ
対アレイ集積回路１００の拡大図である。ダーリントン
トランジスタ対１５が、第１図に示したパター・ンと略
同様に、集積回路の側部に沿って配設されている。エミ
ッタ金属体コンタクト２２６が接地金属体導電線２０か
ら延在しており、酸化物２２０に於ける従来のコンタク
ト用開口を介してエミッタ領域２２８（第８図）にオー
ミック接触されている。

集積回路１００の残部は、サーマルプリントヘッド駆動
量集積回路１００用の種々の入力及び制御回路１２０を
有している。これらの入力及び劃−回路１２０の多くは
当業者等にとって従来公知なものである。尚、供給電圧
センス増幅器回路１２２に関しては、１９８１年４月１
４日に別途出願した米国特許出願番号第２５４，３３８
＠に開示されている。

注意すべきことであるが、第３図の下から上へかけての
ダーリントントランジスタ対１５のエミッタの長さの減
少に対し第３図の下から上へかけての金属体２０の幅を
増加させることによって補償させている本発明に基づく
ダーリントントランジスタ対１５とそれに関連した接地
金属体２０とのレイアウト構成により、集積回路１００
の残部空間は逆Ｔ形状、又は２つの矩形で構成されてい
る。

この様な構成とすることにより、集積回路１００内に於
いて表面積を無駄にすることなしに入力及び制御回路１
２０を効率的にレイアウトすることが可能である。

ダーリントントランジスタ対１５が一様なエミッタ長さ
でレイアウトされ、金属体２ｏがその長さ方向に沿って
一様な幅を有するものである場合には、トランジスタ対
１５の６個の全てが同時にオンされ各々が１００ｉＡの
電流を流す場合に金属体２０の畏さ方向に沿っての電圧
降下は１６５１Ｖとなる。一方、金属体２０がその下部
に於いて０．００３インチの幅からその上部に於いてｏ
、ｏｏｓｓインチの幅に従来技術に基づき増加する場合
には、この最恩の場合の電圧降下を１３０ｍＶに減少さ
せることが可能である。これと比較して、金属体２０の
下部から上部へ同様な椙が増加するものを使用し、且つ
金属体２０の幅の増加を補償するダーリントントランジ
スタ対のエミッタ長さが減少するものを使用することに
よって、ダーリントントランジスタ対アレイの上部から
下部への電圧の不整合を４０−Ｖに減少させることが可
能となる。アレイ内の上部トランジスタ対１５と下部ト
ランジスタ対１５との間の・導通電圧降下に於ける差異
が導電線２０の上部から下部への金属体の電圧差を補償
する傾向にあるので、このように電圧不整合に於ける著
しい減少を得ることが可能となる。同時に、ダーリント
ントランジスタ対アレイとそれらの導電線の全体的な形
状は矩形形状であり、従って本集積回路の残部を最も効
率的にレイアウトすることが可能である。

第３図に示した集積回路は上述した効果を得ることが可
能なものである。その様な構成を有する集積回路に修正
することにより、集積回路が広範囲の入力信号に対して
適切に動作することを確保するーことを可能とする。第
４図は集積回路拡散マスクパターン２００の平面図であ
って、後述する如く、Ｐ十分踵領域２０４内に包含され
るＰ十＋拡散２０２（第６図）を形成するのに使用され
る。

集積回路製造技術に於いて公知なホトリソグラフィ技術
を使用して、第４図に示した白色区域２゜６に対応して
シリコン半導体基板の１部にＰ＋＋拡散２０２を形成す
る。図示した如く、マスク２００の上部近くの白色区域
２０６の幅は、第３図に示した金属体２０の幅の減少に
対応してマスク２００の下部近くに於ける白色区域２０
６よりも広くなっている。これら、の区域は、更に詳細
に後述する如く、本回路内に接地用コンタクトを形成す
る為に使用される。

第５図は、最終的に得られる集積回路の概略断面を示す
１６図に示したＰ＋十拡散２０２を有する集積回路を製
造する為に使用されるマスクパターンの合成したものを
示した平面図である。Ｐ＋＋拡散領域２０２を形成する
為の開口２０６が存在するということ以外には、第５図
に示したパターンは第３図に示した集積回路を製造する
為に用いられるものと対応している。

次に、第６Ｆｇに示した集積回路の断面を参考に、その
断面図に示した要素を有する集積回路２０１の製造方法
に付いて説明する。この集積回路を製造する場合の出発
物質は、Ｐ型半導体物質であり、１０乃至２０Ω・Ｃ■
の固有抵抗を有するシリコン基板２０８である。例えば
アンチモニの様なＮ型不純物を基板２０８内に拡散させ
ることによって′一基板２０８内にＮ土層設層２１０を
形成する。埋設層２１０のシート抵抗は、通常、約３０
乃至４０Ω／口である。次いで、典型的には公知のシラ
ンプロセス又はジクロシランプロセスのどちらかによっ
て、基板２０８及びＮ土層設層２１０上にＮ−エピタキ
シャル層２１２を成長形成させる。

エピタキシャル■２１２は集積回路２０１の回路要素を
包含している。エピタキシャル層２１２に対するＮ−型
ドーパント物質は、典型的には、ホスホラスである。エ
ピタキシャル■２１２の固有抵抗は約１乃至１．５Ω・
Ｃ−である。

次いで、例えばポロンの様なＰ型不純物をＮ−エビタキ
シャル層２１２内に拡散させることによってＰ十分離領
域２０４を形成する。尚、この場合に、Ｐ十分離領域２
０４は十分に深く形成して、Ｐ十鋼域２０４がＰ型基板
２０８に到達するように形成する。分離領域２０４のシ
ート抵抗は約２０乃至１００Ω／口である。次いで、同
じくボロンを拡散することによってＮ−エピタキシャル
層２１２内にＰ型ベース領域２１４を形成する。尚、こ
の場合に、一層低いドーパント濃度レベルで拡散を行な
い、約１００乃至１５０Ω／口のシート抵抗とさせる。

次いで、ホスホラスのようなＮ型不純物をベース領域２
１４及びエピタキシャル層２１２のそれぞれに拡散させ
ることによってＮ十エミッタ鋼域２１６とＮ＋コレクタ
コンタクト２１８とをｗＲ時に形成する。尚、これらの
領域のシート抵抗は約１０Ω／口である。

集積回路２０１の製造に於いて爾後の拡散及びその他の
加熱工程を施す結果分離領域２０４の表面に於けるＰ型
ドーパント濃度は枯渇する傾向となる。集積回路２０１
の１造に於ける最終の拡散ステップは、分ｍｓ域２０４
の表面にＰ＋十−域２０２を形成することである。ポロ
ンを拡散することにより領域２０２も形成され、これら
の領域は約１００／口のシート抵抗を有するものとなる
。

集積回路２０１の製造を完了する為にＮ−エピタキシャ
ル層２１２及び種々の拡散領域の上に酸化物層２２０を
熱成長させ、拡散領域へのオーミック接触が必要とされ
る箇所にコンタクト用開口を形成し、第３図に示した様
な所望の相互接続パターンの形状にアルミニウム又はそ
の他適当なコンタクト用金属体２２２を形成する。尚、
これら全ての工程は集積回路製造技術に関する従来公知
の技術を使用することが可能である。コンタクト用金属
体２２２は、接地金属体２０（第１図）と同時に付着及
びエツチング形成される。

第７図及び第８図は、本発明に基づいたバーリントン出
力トランジスタ対１５のレイアウトを示したものである
。分離拡散２０４及びＰ＋十十散２０２は、第６図に示
したものに対応している。

しかしながら、第６図に示した回路部分とは興なり、ダ
ーリントン対１５に於いてはＰ＋十十散２０２へのコン
タクトは必要ではない。Ｊｌｌｌ！７５！ｌｌのレイア
ウト図及び［８図の断に図に於いて、トランジスタＱ１
及びＱ２（第２図も参照）は、夫々、左側及び右側に設
けられている。同様に、埋設Ｎ＋１Ｉ２１０は第６図に
示したものに対応しており、（Ｎ−１ビタキシャル層２
１２と共に）トランジスタＱ１及びＱ２の両方のコレク
タを形成している。コレクタコンタクト２２４は各トラ
ンジスタのコレクタを出力端子２４にＮＩＩするのに役
立つ。

エミッタコンタクト２２６は、エミッタ２２８を接地金
属体２２へ接続させている。接地コンタクト２３０は拡
散領域２０４及び２０２の１部を有しており、基板２０
８の下方向に延在し、各ダーリントン対１５の箇所に設
けられて金属体２０の適切な接地接続を確保している（
第３図及び第５図も参照）。

第９図の断面図及びＮＩＩ図とは、シンカー拡散２３２
を使用していかに入力ショットキーダイオードＳ１及び
Ｓ２を金属体２３４を介してトランジスタＱ１のベース
にブリッジさせるかということを示している。第９図は
、更に、接地コンタクト２３０を有する拡散２０４及び
２０２の構造を示している。抵抗Ｒ３を有する絶縁層２
２０の下のイオン注入領域２３６は金属層３２と共にト
ランジスタＱ１のベースをトランジスタＱ２のベースに
接続させている。同様のイオン注入領域２３８は抵抗Ｒ
１を形成している。第６図の断面図に示した如く、Ｐ十
拡散２０４及びその中に包含されているＰ＋十十散２０
２は接地コンタクト２３０に対し基板２０８への低抵抗
接続部を提供している。シンカー拡散２３２は、又、第
３図及び第５図に示したアレイの上から下にかけてトラ
ンジスタ対１５の夫々に対し長さが変化している。接地
コンタクト２３０も又第３図及び第５図に示したアレイ
の上から下にかけてその幅が変化している。

集積回路２０１の分離領域２０４内にＰ領土領域２０２
を設けることによって、金属体２２２゜領域２０２．領
域２０４．ＩＩ板２０８を介して接地に至る導通路の抵
抗をＰ＋十領領域２０２設けない場合の典型的な値の１
／３乃至１／６へ減少させている。集積回路２０１に於
いてこの様に接地抵抗を減少させることの重要性は、第
１０図に示した回路図を参考に理解することが可能であ
る。

図示した如（、電流Ｉの電流１１２５０は配線２５２及
び２５４によって正電位Ｖｃｃと接地との間に接続され
ている。接地への負荷的な電流路が配線２５６、抵抗Ｒ
ＩＯ，配線２５８．　トランジスタＱ１０．配線２５９
．及び配線２５４によって与えられている。トランジス
タＱ１２は、配線２６０及び２６２を有する接地への別
の電流路の１部を形成している。

集積回路の形状に構成された場合に、トランジスタＱ１
０がトランジスタＱ１２よりも本集積回路の接地接続体
から実質的に一層離隔されて位置されている場合には、
トランジスタＱ１０に隣接する接地へ供給される等価回
路電流である電２％ＥＩと共に分離領域２０４（第６図
）を介してトランジスタＱ１０及びＱ１２との間の実効
接地インピーダンスを表わすＲ（ＧＮＤ）の値を減少さ
せない限り不適切な動作を行なう実質的な危険性が存在
する。

トランジスタＱＩＯがオンしている間にトランジスタＱ
１２をオフさせる為には、以下の如き条件が満足されね
ばならない。トランジスタＱＩＯの飽和電圧ＶＳＡＴと
ＩＲ（ＧＮＤ）との和がトランジスタＱ１２のベース−
エミッタ電圧ＶＩＥよりも小さくなければならない。も
しＩ又はＲ（ＧＮＤ）の何れかが大きすぎる場合にはこ
の条件は簡単に破壊されることとなる。分離領域２０４
内にはＰ＋十裏表面拡散２０２存在するので、この拡散
２０２が存在しない場合の値と比べてＲ（ＧＮＤ）を１
／３乃至１／６の値に減少させている。

第３図の集積回路に於いてこの技術を実施することによ
り第５図に示した゛オーバーレイの合成によって表わさ
れた集積回路レイアウトが得られる。

結果的に得られる集積回路は、等価な回路性能を得るた
めの唯一の変形例である金属体のみを使用することによ
って接地接続されるべきトランジスタエミッタの全てを
接続した対応する集積回路と比べて実質的に簡単化した
レイアウトとなっている。その結果、第５図のレイアウ
トを有する集積回路に於いては、サーマルプリントヘッ
ド駆動要素に操作電流を供給する上での種々の要求を満
足することが可能なものとなっている。

上述した本発明の改良型接地接続は同様な方法でその他
のデジタル及びアナログ回路のレイアウト設計に用いる
ことが可能であり、その場合に第１０図に関し説明した
様な接地ループの問題を除去することができ、全てをメ
タルで接地接続する場合と比べて集積回路のレイアウト
設計を簡単化することが可能であり、且つ等価な性能に
対して集積回路チップの寸法を減少させることが可能で
ある。

以上の如く、本発明の集積回路パワートランジスタアレ
イは前述した如き種々の目的を達成可能なものである。

即ち、パワートランジスタアレイとその導体とに対して
矩形形状を維持しつつ一様な駆動出力を得ることを可能
としており、従って能率的なレイアウトを行なうことを
可能としている。

尚、本発明はサーマルプリントヘッドのドライバー用集
積回路に於けるダーリントントランジスタ対に対して特
に有用なものであるが、上述した如き本発明の利点はそ
の他のドライバー回路、例えばディスプレイドライバー
、メモリドライバー。

高電流周辺機器のドライバー等に対しても利用可能なも
のである。又、本発明はダーリントン対トランジスタ以
外の複数のトランジスタの結合からなるアレイに対して
も使用可能であり、且つ単独のパワートランジスタを組
合せたアレイに対しても使用可能である。更に、本発明
はバイポーラトランジスタ以外のタイプのトランジスタ
、例えば電界効果型トランジスタ等に対しても使用可能
なものである。

以上本発明の具体的構成に付いて詳報に説明したが、本
発明はこれら具体例に限定されるべきものではなく、本
発明の技術的範囲を逸脱することなしに種々の変形が可
能であることは勿論である。

【図面の簡単な説明】

第１図は本発明に基づく集積回路の１部を示した平面図
、第２図は本発明の１実施例を示した回路図、第３図は
本発明に基づく集積回路の１実施例を示した拡大写真平
面図、第４図は第３図に示した本発明の実施例を変形す
る為の拡散マスクバターンの拡大平面図、第５図は本発
明に基づいて部分的に観造された集積回路の拡大平面図
、第６図は第５図の集積回路の概略断面図、第７図は第
５図に示した集積回路の１部であって完成された回路を
示した拡大平面図、第８図は第７図に於ける纏８−８に
沿っての断面図、第９図は第７図に於ける纏９−９に沿
っての断面図、第１０図は第４図乃至第９図に示した実
施例を理解する上で有用な回路図、である。 （Ｉｖ号の説明） １５　：　出力パワートランジスタ対 １６．１８　：枝 ２０　：　接地金属体 ２１　：　エミッタ ２２　：　半導体基板 ２６　：　水平Ｎ＋拡散 ２８　：　垂直分離拡散 特許出願人　　　フェアチアイルド　カメラアンド　イ
ンストルメント コーポレーション 図面の浄書（内容＆′、変更ない ＦＩＧ、　１ ＦＩＧ　４ ＦＩＧ、５ 手続補正書 昭和５７年　５月２８日 特許庁長官　　島　１）春　樹　　殿 １、事件の表示　　　昭和５７年　特許願　第　６１２
０２　　号２、発明の名称　　　集積回路パワートラン
ジスタアレイ３、補正をする者 事件との関係　　　特許出願人 コーポレーション ４、代理人 ５、補正命令の日付　　自　　発 ６、補正により増加する発明の数　　な　　し８、補正
の内容　　　　別紙の通り

Claims (1)

1. 【特許請求の範囲】 １、共通半導体基板内に形成され各々が集積回路の１部
   を形成する導電線に接続された電極を有するトランジス
   タアレイを設けた集積回路に於いて、前記トランジスタ
   の前記電極が前記導電線に沿って離隔して配置されると
   共に前記導電線に沿う所定の方向に長さが減少しており
   、前記導電線は前記所定方向に幅を増加しており、前記
   電極の長さの減少と前記導電線の幅の増加とが前記電極
   と前記導電線とで大略矩形形状を形成するものであるこ
   とを特徴とする回路。 ２、上記第１項に於いて、前記トランジスタがバイポー
   ラトランジスタであり、前記電極がエミッタであること
   を特徴とする回路。 ３、上記第２１１Ｉに於いて、前記トランジスタアレイ
   が複数個のダーリントンパワートランジスタ対を有する
   ことを特徴とする回路。 ４、上記第１項乃至第３項の内の何れか１項に於いて、
   前記電極が前記導電線に対し実質的に垂直に形成されて
   いることを特徴とする回路。 ５、上記第４墳に於いて、各電極は前記導電線に対し実
   質的垂直に延在するオーミック接触を有することを特徴
   とする回路。 ６、上記第１項乃！！１５項の内の何れか１珊に於いて
   、前記導電線が所定電位に接続されていることを特徴と
   する回路。 ７、上記第１項乃至第６項の内の何れか１１１Ｉに於い
   て、前記集積回路がサーマルプリントヘッド駆動器であ
   り、前記トランジスタが出力駆動トランジスタであるこ
   とを特徴とする回路。 ８、上記第１項乃至第７項の内の何れか１１１１に於い
   て複数個のドープ領域が前記導電線に沿って設けられて
   いる分離領域と前記トランジスタとの閤に於いて前記導
   電線の下方に延在しており、前記複数個のドープ領域が
   前記導電線の増加する幅に対応して増加する長さを有す
   ることを特徴とする特許 ９、上記１１１１１７！７至第８項の内の何れが１項に
   於いて、複数個の接地コンタクトが前記導電線を回路接
   地にオーミック的に接続させており、前記接地コンタク
   トが前記導電線に沿って離隔して配設されており、前記
   導電線の増加する幅に対応して減少する幅を有すること
   を特徴とする回路。 １０、上記第１項乃至第９項の内の何れか１項に於いて
   、複数個のシンカー領域の各々が前記導電線の下方を通
   過して前記集積回路内の複数個の埋設領域に接続されて
   おり、前記シンカー領域及び埋設領域が前記アレイの前
   記トランジスタに接続されており、前記シンカー領域及
   び埋設領域が前記導電線に沿って離隔して配設されてお
   り、前記埋設領域が前記導電線の増加する幅に対応して
   増加する長さを有していることを特徴とする回路、。 １１、上記［１墳乃至第１０項の内の何れが１項に於い
   て、前記導電線が比較的広い端部と比較的狭い端部とを
   有する第１の大略台形の形状を呈すべく形成されており
   、従って前記導電線は前記第１の大略台形の形状を有し
   前記比較的狭い端部から前記比較的広い端部へその幅を
   増加しており、前記電極は前記第１の台形形状に沿って
   前記比較的広い端部から比較的狭い端部へ移るに従いそ
   の長さが増加しており、前記トランジスタの前記電極は
   比較的広い端部と比較的狭い端部とを有する第２の大略
   台形の形状を画定しており、且つ前記第２の大略台形の
   形状の比較的広い端部は前記第１の大略台形の形状の比
   較的狭い端部に近接しており、前記第１の大略台形の形
   状の比較的広い端部は前記第２の大略台形の形状の比較
   的狭い端部に近接していることを特徴とする回路。