JPS58169276A - マルチ計算機システム - Google Patents

マルチ計算機システム

Info

Publication number
JPS58169276A
JPS58169276A JP57050997A JP5099782A JPS58169276A JP S58169276 A JPS58169276 A JP S58169276A JP 57050997 A JP57050997 A JP 57050997A JP 5099782 A JP5099782 A JP 5099782A JP S58169276 A JPS58169276 A JP S58169276A
Authority
JP
Japan
Prior art keywords
station
input
computer
output device
occupied
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57050997A
Other languages
English (en)
Other versions
JPS6336025B2 (ja
Inventor
Masakazu Okada
政和 岡田
Hitoshi Fushimi
伏見 仁志
Seiichi Yasumoto
精一 安元
Takeshi Onuki
大貫 健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP57050997A priority Critical patent/JPS58169276A/ja
Publication of JPS58169276A publication Critical patent/JPS58169276A/ja
Publication of JPS6336025B2 publication Critical patent/JPS6336025B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163Interprocessor communication
    • G06F15/173Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G06F15/17337Direct connection machines, e.g. completely connected computers, point to point communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)
  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、電子計算機システムに係p1特に複数台の計
X機によって共有される入出力バスによってデータ転送
を行ってなるマルチ計算機システムに関する。
ループ状入出力バスを用いた計算機システムにおいては
、同一の信号が全入出力装置を通過する%像があるため
、同一情報を全入出力装置に一斉に転送できる。いわゆ
る同報転送である。然るに、ループバスに複数の計算機
を並列に付加し、且つ複数の入出力装置を並列に付加し
、ループバスを共有する計算機システムがある。但し、
ループバスとのリンケージはいずれ吃ステーションを通
じて行っている。この際、計算機と入出力装置との対応
は任意であり、互いに計算機の指示に従って特定の対応
関係に入る。従って、特定の計算機と特定の入出力装置
とが対応関係にある時に、即ち、その特定の入出力装置
が特定の計3N機に占有されている状態下にあった時に
、他の計算機から回報転送の指示を出すと、上記占有さ
れている入出力装置にまで同報転送の情報が転送されて
しまう。
占有されている入出力装置は、上記同報転送を行1 つた計算機とは無関係であり本来同報転送の対象にはな
シえない。従って、同報転送は、前述の如き計算機シス
テムではそのまま採用できない。
同報転送の際の指令の内容の一例IC,計算機に占有さ
れている入出力装置すべてをリセットし、占有されてい
逢い他の入出力装置はリセットせずそのままの状態を維
持させたtまとする、特定入出力装置リセット方式があ
る。この特定入出力装置のリセットを行う際に、前述の
如く回報転送を利・用できない場合には、個別に各入出
力装置に対してリセット命令を転送する方式をとる。然
るに、リセット命令の転送を繰返さねばならぬこと、且
つ受側としてのその取込み及び判別、そしてリセット処
理という処理を各入出力装置側で必要とすること、等の
理由により全体としての処理時間が入出力装置の台数の
増加に伴い大きくなる欠点を持つ。
本発明の目的は、同報転送により対応する入出力装置の
リセ・ットを可能にしたマルチ計算機システムを提供す
るものである。
本発明の脣旨は、各ステーションに、ループノくス上の
情報の送9元を判断して、この情報を有効に処理するか
否かの判断を行う機能を拡張して、・入出力装置のリセ
ットを実行させ死点にある。
以下、詳述する。本発明では、少なくとも人、出力装置
側のステーションに占有計算機を表示する占有計算機テ
ーブルを設ける。リセット命令を回報転送で上流の計算
機が送出できる構成とする。
各入出力装置側のステーションは、同報転送を検出し、
上流の計算機が自分自身の入出力装置を占有した計算機
であるか否かのチェックを上記テーブルをサーチすると
とKよって行う。自己を占有した計算機からのりセット
命令であれば、テーブルの内容をリセットし、且つ該ス
テーションにリンケー゛ジする入出力装置のリセットを
行う。自己を占有した計算機からの勺セット命令でなけ
れば、そのttパスし、す゛セット動作は行わない。
更に、本発明では、誤り制御方式との効率的な組合せに
対しても適用される。以下詳述する。
ループバス上の情報は一般に、ループバス上で決められ
たフレーム形式で転送され、しかも、情報の信頼性を高
くするために、娯シ制御方式を使用している。例えば、
フレームを受信したステ−ジョンは、フレームの誤りチ
ェックを行つ喪俵、正しければ送信元に対し、自局の状
態を反映した応答情報を返し、誤っていれば、受信した
フレームを無効扱いとする処理を行っている。一方、送
信ステーションは、一定時間内に応答が来ないことを検
知して、同一フレームの再送を行い、これを一定回数〈
シ返す方式を用いている。ここで、再送フレームの2度
受信を防止する目的で、各フレームには、−頁番号が付
けられている。これはループバス上のステーションの中
の任意の2台の間で、個別に管理されるものである。し
たがって、あるステーションが立上った時(例えば電源
投入)には、ループバス内の全ステージシン(ま九は該
ステーションと情報の転送を行なう可能性を吃ったステ
ーション)は、該ステーションとの間のフレーム−頁番
号を初期化する必要がある。本発明の対象は、計算機シ
ステムであることから、情報1・1 の転送はある計算機とある入出力装置の間でしか行なわ
れないことに着眼し、計算機を接続するステーションは
、入出力装置を接続するステーション台数分のフレーム
−頁番号管理テーブルを持ち、入出力装置を接続するス
テーションは、計算機を接続するステーション台数分の
フレーム−頁番号管理テーブルを持てばよい。しかも、
転送開始の発生元は、必ず計算機側であるため、これら
−頁番号の初期化は計算機からの指令による。
本発明は、7レ一ムー貫番号の初期化を、回報転送で行
ない、入出力装置を接続する全ステーションは一斉に本
フレームを受信し、フレームの送信元に対応したフレー
ム−頁番号管理テーブルを初期化する。かかる初期化の
後で、入出力装置を接続するステーションが占有されて
いる計算機を接続するステーションを前述した占有計算
機テーブルに記憶しておき、上記フレームの送信元がこ
九に一致した場合には、入出力装置のリセットも実行す
る機能を持たせたものである。
以下、本発明の実施例を図面を用いて説明する。
第1図は、本発明を適用するシステム構成図である。C
PI71.2,3.およびl104.5.6はステーシ
ョン8を介してループバス7に接続される。該ステーシ
ョン8Fi、ループバス7へ情報を送出したシ、受信し
た情報を該ステーション8に接続されたCPUあるいは
l10K対して送出する機能を持つ。一方、ループバス
7上での情報交換は、一般にFiフレームと呼ばれる一
連の情報として送られる。第2図はフレームの一例を示
したもので、例えばハイレベルデータ伝送制御(HDL
C)に準拠した−のである。8Aはフレームの送信元ス
テーションアドレス、Cはコマンド、DAは受信ステー
ションアドレスを示シ、サラに、GφはI10制御管理
情報、DCはフレーム長さく例えばバイト数)、Fe2
はフレームの娯りチェック用コード、Fはフレームの開
始および終了を示す同期コードである。
第3図に本発明の一実施例である入出力装置を接続する
ステーション8の構成図を示す。第4図にステージ9ン
制御部17の処理フロー、第5図。
第6図にテーブル20.19の内容を示す。ステーショ
ン8は、ループバス7上の信号を受信する受信器9.ル
ープバス7へ送出する送信器10゜ルーフハスからのシ
リアル情報を格納するシフトレジスタ11.自ステーシ
ヨンアドレスレジスタ12、共通(グローバル)アドレ
スレジスタ13゜アドレスの一致を検出する比較器14
,15.比較器の出力の論壇和をとるOR回路16.自
ステーションに対するフレームの受信制御、入出力装置
とのデータの受は渡しなどを制御するステーション制御
部17、シよび前述の占有計算機テーブルに相当する占
有ステーションアドレステーブル19、計算機を接続す
るステーションに対応して持つ、フレーム−頁番号管理
テーブル2oを有する制御メモリ18から構成される。
ループバス7から受信器9を経由して受信したフレーム
は、順次シフトレジスタ11に格納され、まず、フレー
ム先頭ODAが比V器14および15に入力される。該
比較器で、レジスタ12の自ステーシヨンアドレスまた
はレジスタ13のグローバルアドレスと比較され、いず
れかに−紋しり場合に、OR回路16の出方がステーシ
ョン制御部174C入力され、フレームFLの受信動作
を開始する。該ステーション制御部17はマイクロプロ
セッサより成るものとする。この時のフレームFLの受
信動作のフローチャートを第4図に示す。
先ず、フレーム受信を行い、コマンドCの中にフレーム
−頁番号初期化指令があるか否かをチェックする。通常
の入出力装置とのデータ転送を実行する場合は、上記初
期化指令ではないと判定され、各種フレームの合理性チ
ェックが行われる。
この際、固有のステージ目ンアドレスがDAとして指定
される。上記合理性チェックは、コマンドC内にあるフ
レーム−頁番号と制御メモリ18内にめるフレーム−頁
番号管理テーブル20のSAに対応する内容との比較、
あるいは占有ステーションアドレステーブル19と8A
との比fなどのチェックを意味する。ここで、フレーム
−頁番号管理テーブル20は第5図に示され、アドレス
1゜2、・・・・・・は計算機@< c p、rjm)
ステーションのステーション番号を示し、その中味5R
−iは、フレーム−頁番号を示す。このフレーム−貞1
i号SR=は、送信ステーションと受信ステーションと
が1対1で持つ番号であり、送信ステーションでは、フ
レーム内に付加し、正常終了して+1する。受信ステー
ションでは受信し走時に一致チェックし、正常受信終了
していれば+1する。第5図では、各計算機側の送信ス
テーション毎に独自に一貫番号が与えられ更新されるこ
とを示している6第5図のアドレスとしてのステーショ
ン番号は、送信ステーション番号8Aによって与えられ
、該送信ステーション番号8Aを受信した受信ステーシ
ョンはテーブル20をサーチし、該当アドレス(SA対
応)の中味を続出し、送られてきたフレーム−頁番号と
一致するか否かをチェックし、一致した時に正常受信と
判定し、+1する。
これによって−頁番号に対する合理性チェックが終了す
る。
合理性チェックの結果、すべて正常であれば、該ステー
ションの対応する入出力装置とのデータ転送を行う。
以上は、通常の入出力装置とのデータ転送を実行する場
合であシ、次に1初期化フレームの転送及びその処理を
説明する。
ある計算機が立上つ走時、皺計算機に関連する入出力装
置をリセット(初期化)する際には、フレーム−頁番号
管理テーブルの該当内容をもリセットするもめとし、そ
の際のフレームを、フレーム−頁番号初期化フレームと
する。該フレームの中のDAに、グローバルアドレスを
セットして送出する。全ステーションはこのフレームを
前述と同様の手順で受信する。該受信後のステーション
制御部17は、第4図の70−チャートに従った処理を
行う。
先ず、コマンドCをみてフレーム−頁番号初期化指令で
あるか否かをチェックする。今の事例では初期化指令で
あることが判定される。次いで、7レ一ムー貰番号管理
テーブル20をサーチし、受信フレームの中のSA対応
のアドレスをサーチし、その内容をリセット(初期化)
する。従って一貫番号として何らかの一貫番号がセット
されていれば′″0”にリセットされる 次に、占有ステーションアドレステーブル19をサーチ
し、占有している計算機の番号(ステージ1ン番号で云
えば、送信ステーションtlitsA)と受信フレーム
中の8Aとが一致するが否かをチェックする。一致して
いれば、その受信ステーションの対応する入出力装置は
、初期化フレームを送った計算機が占有していたことが
わかる。尚、第6図でテーブル19は1個のレジスタで
形成でき、コードC11ltリザーブ(占有)R8Vか
フリー FREEかのいずれかを示し、8Alは占有ス
テーション番号を示している。8AとSAIとの一致ニ
ヨシ、R8VHF’REEK、SAs#:t”0″にリ
セット(初期化)される。この初期化の後に、該ステー
ションは、対応する(リンケージする)入出力装置のリ
セットを行う。一致しないステーションは、占有ステー
ションアドレステーブル19の内容はリセットされず、
且つリンケージする入出力装置もリセットされないで現
状をそのまま維持する。
本実施例によれば、同報転送を用いたフレーム−頁番号
の初期化を行なう場合に、同時に、占有ステーションア
ドレステーブルとの比較を行なって、入出力装置のリセ
ットも行なえるため、マルチ計算機システムにおいて、
個別の計算機の立上げ処理のオーバーヘッドを大巾に短
縮することができる。一方、本フレームは、計算機側か
ら数回くり返して送ることも可能であるが、この場合、
リセットを実行したステーションは、次に同一フレーム
を受信しても、占有ステーションアドレステーブルが初
期化されているため、再度リセット処理を行なう必要が
なく、ステーション制御部の処理負荷(マイクロプログ
ラム処理負荷)を極小とすることができる。
!E7図H、マイクロプロセッサの代DK、 ノー−ド
ウエアによシ構成したステーション制御部17の構成を
示す。このステーション制御部17は、バッファレジス
タ30.デコーダ31.テーブル20の書込み続出し回
路32.テーブル19の書込み続出し回路332合理性
チェック回路34より成る。この他に入出力装置と計算
機との間のデータ転送用のハードウェアを持つが直接的
に関係ない丸め、省略している。
バッファ30はフレームPLを一時的に記憶する。デコ
ーダ31はフレームPLの取込み及び0R1il路16
の出力16人の取込み、フレームPLの所定のデコード
(これはSAの一致か否かの比較も含む)及び各種の必
要なタイミングを作る。書込み銃出し回路32はデコー
ダ31の初期化指令の解読時にはテーブル20の該当8
Aの一貫番号の初期化を行う。その他の時には必要な書
込み読出し指示をテーブル20に対して行い、−頁番号
の更新等の処理を行う。読出し書込み回路33は、テー
ブル20の初期化終了後テーブル1908人と一致した
場合に該テーブルをリセットする。爽に、該続出し書込
み回路33は、初期化指令でない時には占有ステーショ
ンのセラ)tテーブル19に対して行う。更に、デコー
ダ31は、以上の一連の初期化動作終了後、リンケージ
する入出力装置(Ilo)ヘリセット指令を発し、リセ
ットする。合理性チェック回路34は初期化指令でない
時にバッフ73Gのフレームデータを逐次座込み、必要
な台場性チェックを行う。合理性チェックの一部は、読
出し書込み回路32゜33によってもなされる。これは
8Aの一致の確認等の81に関するチェックである。チ
ェックの結果、合理性があれば入出力装置とのデータ転
送を行う。
以上の各実施例は、フレーム−頁番号初期化指令に基づ
くものであつ九が、この初期化指令の他に、占有ステー
ジ冒ン初期化指令によってテーブル19の初期化を達成
できる。テーブル20の初期化は他の指令によってもよ
く、或いはテーブル20會持たないシステムにあっても
占有ステーション初期化指令による初期化は好適である
。また、ループバスの代シにオープンバスにも本実施例
は適用できる。
本発#4によれば、計算機に占有された入出力装置の初
期化(リセット)を同報転送により可能にした。
【図面の簡単な説明】
fIs1図は本発明の計算機システムを示す図、第2図
はフレーム構成図、第3図は本発明のステーションの実
施例図、第4図はそのステーション制御部のフローチャ
ート、第5図、第6図はテーブルの構成図、嬉7図はス
テーション制御部の他の実施例図である。 1.2.3・・・CPU、4,5.6・・・入出力装置
、8・・・ステーション、17・・・ステーション制御
部、18・・・制御メモリ。 代理人 弁理士 秋本正実

Claims (1)

  1. 【特許請求の範囲】 1、共通バスと、複数の計算機と、複数の入出力装置と
    、上記複数の計算機及び複数の入出力装置と上記共通バ
    スとをリンケージする各計算機及び各入出力装置対応の
    ステーションとを備え、入出力装置対応のステーション
    には、該入出力装置を占有中の計算機番号(又は計算機
    対応のステーション番号)を記憶する占有状態メモリを
    持ち、計算機からの初期化指令が上記共通パスを介して
    回報転送で送られてtiた時に各入出力装置対応のステ
    ーションは、該同@転送を解読し、該同報転送送出元の
    計算機が自己の占有状態メモリに占有中として表示され
    ているか否かをチェックし、占有中である時には骸占有
    中の占有状態メモリの表示をリセットし、且つ該ステー
    ジ1ン対応の入出力装filを初期化させてなる構成と
    するマルチ計算機システム。 2 共通バスと、複数の計算機と、複数の入出力装置と
    、上記複数の計算機及び複数の入出力装置と上記共通バ
    スとをリンケージする各計算機及び各入出力装置対応の
    ステーションとを備え、入出力装置対応のステーション
    には、計算機対応のステーションに対応し九フレームー
    買番号テーブルメモリと、該入出力装置を占有中の計算
    機番号(又は計算機対応のステーション番号)を記憶す
    る占有状態メモリとを持ち、計算機からのフレーム−頁
    番号初期化指令が上記共通バスを介して同報転送で送ら
    れてき死時に各入出力装置対応のステーションは、該回
    報転送を解読し、該同報転送送出元の計算機が自己のフ
    レーム−頁番号テーブルに登録されている時に該送出元
    の計算機対応のフレーム−頁番号を初期化し、且つ該送
    出元の計算機が自己の占有状態メモリに占有中として表
    示されて、いるか否かをチェックし、占有中である時に
    は該占有中の占有状態メモリの表示をリセットし、且つ
    該ステーション対応の入出力装置を初期化させてなる構
    成とするマルチ計算機システム。 & 上記共通バスはループパスとしてなる特許請求の範
    囲1g2項記載のマルチ計算機システム。 4.上記入出力装置対応のステーションは、回報転送の
    解読の他に、自己のステーション単独宛の転送の解読機
    能を持ち、該自己のステーション単独宛のフレーム−頁
    番号初期化指令転送の解読時には、該転送の送出元の計
    算機が自己のフレーム−頁番号テーブルに登録されてい
    る時に該送出元の計算機対応のフレーム−頁番号を初期
    化し、且つ該送出元の計算機が自己の占有状態メモリに
    占有中として表示されているか否かをチェックし、占有
    中である時には該占有中の占有状態メモリの表示をリセ
    ットし、且つ骸ステーション対応の入出力装置を初期化
    させてなる構成とする特許請求の範囲第2JJI又は第
    3項記載のマルチ計算機システム
JP57050997A 1982-03-31 1982-03-31 マルチ計算機システム Granted JPS58169276A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57050997A JPS58169276A (ja) 1982-03-31 1982-03-31 マルチ計算機システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57050997A JPS58169276A (ja) 1982-03-31 1982-03-31 マルチ計算機システム

Publications (2)

Publication Number Publication Date
JPS58169276A true JPS58169276A (ja) 1983-10-05
JPS6336025B2 JPS6336025B2 (ja) 1988-07-18

Family

ID=12874420

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57050997A Granted JPS58169276A (ja) 1982-03-31 1982-03-31 マルチ計算機システム

Country Status (1)

Country Link
JP (1) JPS58169276A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01273157A (ja) * 1988-04-25 1989-11-01 Fujitsu Ltd アダプタ制御方式

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5622122A (en) * 1979-07-31 1981-03-02 Nec Corp Data processing system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5622122A (en) * 1979-07-31 1981-03-02 Nec Corp Data processing system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01273157A (ja) * 1988-04-25 1989-11-01 Fujitsu Ltd アダプタ制御方式

Also Published As

Publication number Publication date
JPS6336025B2 (ja) 1988-07-18

Similar Documents

Publication Publication Date Title
US5093780A (en) Inter-processor transmission system having data link which automatically and periodically reads and writes the transfer data
JP2665111B2 (ja) ベクトル処理装置
JPH0561667B2 (ja)
EP0194462A2 (en) System bus means for inter-processor communication
JPH06509199A (ja) コンピュータ・ワークステーション拡張シャシー
US7143206B2 (en) Method for controlling data transfer unit having channel control unit, storage device control unit, and DMA processor
US20070226729A1 (en) Processing system, projector, program, and information storage medium
JPS623361A (ja) ステ−タス通報方式
JP3029326B2 (ja) データ送信装置
JP2003309564A (ja) マイクロコンピュータシステムおよびそれに使用されるトランシーバ
JPS6336025B2 (ja)
US5909558A (en) Low power serial arbitration system
JP2001084230A (ja) 分散型コンピュータシステムを初期化するためのシステムおよびその方法
JP2000181736A (ja) フェールセーフ照合装置
JPH05225118A (ja) レジスタ回路
JP2973227B2 (ja) 排他制御命令実行方法
JPS58169275A (ja) 保守支援プロセツサを持つ計算機システム
JPH04178869A (ja) マルチプロセッサシステムの割込み制御装置とその割込み通信方法
JPH02307151A (ja) プロセッサ・システム
JPH0926943A (ja) データ通信方法及びその装置
JPS59123913A (ja) Dmaアクセス方式
JPH01158545A (ja) 記憶装置の制御方式
JPS63257856A (ja) シリアル通信方式
JPS63266537A (ja) デ−タ処理装置
JPH01261768A (ja) データ通信方式