JPH01261768A - データ通信方式 - Google Patents

データ通信方式

Info

Publication number
JPH01261768A
JPH01261768A JP9070688A JP9070688A JPH01261768A JP H01261768 A JPH01261768 A JP H01261768A JP 9070688 A JP9070688 A JP 9070688A JP 9070688 A JP9070688 A JP 9070688A JP H01261768 A JPH01261768 A JP H01261768A
Authority
JP
Japan
Prior art keywords
communication
data
memory
address
information processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9070688A
Other languages
English (en)
Inventor
Masakazu Tashiro
田代 正和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Engineering Ltd
Original Assignee
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Engineering Ltd filed Critical NEC Engineering Ltd
Priority to JP9070688A priority Critical patent/JPH01261768A/ja
Publication of JPH01261768A publication Critical patent/JPH01261768A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 反血欠1 本発明はデータ通信方式に関し、特に情報処理装置相互
間のデータ通信を共通メモリを介して行うようにしたデ
ータ通信方式に関する。
良米韮韮 従来のこの種のデータ通信方式においては、メモリ制御
装置を用いて複数の情報処理装置相互間のデータ通信制
御を行っている。この種のメモリ制御装置は主として次
に示す2つのモードでデータ通信制御を行うあが一般的
となっている。
第1のモードでは、予めメモリ上に通信データをセット
しておき、割込み信号により他の情報処理装置に対して
通信データの存在を知らせ、当該能の処理装置が通信デ
ータを読出ずことにより処理装置相互間の通信を行うよ
うになっている。
第2のモードでは、メモリへのアドレス信号を通信デー
タと兼用させアドレス信号を他の処理装置に送出して通
信を行うようになっている。
この様な従来の処理装置間データ通信では、前もってメ
モリに通信データを書込んでおくために、そのデータを
処理装置間通信でメモリがら読出した後でなければ、次
の通信のためにメモリを書替えることはできない、従っ
て、メモリに書込んだ後エラー等により処理装置間通信
要求を送出できない場合には、メモリの書込みデータ(
通信データ)が不正になってしまうという欠点がある。
特に、第2のモードでは、メモリアドレスを装置間通信
時にライトデータとして使用しているために、ビット幅
が狭くなり多くのデータを送出することができないとい
う欠点がある。また、任意のアドレスにメモリアクセス
することができないという欠点もある。
九肌凶1追 本発明の目的は通信先から単にメモリアクセス動作を行
うのみで通信元からのデータを読出すことにより、デー
タの信顆性の向上を図ったデータ通信方式を提供するこ
とである。
本発明の他の目的は、メモリへのライトアドレスを自在
に制御することにより、通信元からの通信データを逐次
書込み、通信先はこれを非同期で逐次読出すようにして
データ量が多くても、正確。
な通信が可能なデータ通信方式を提供することである。
北曹彫り1或 本発明によれば、複数の情報処理装置相互間のデータ通
信をこれ等情報処理装置に共通に設けられたメモリを介
して行うようにしたデータ通信方式であって、情報処理
装置間通信時に要求元からの通信データを、前記メモリ
内の同じく要求元からの書込みアドレスへ書込む書込み
手段と、通信相手先に対して前記メモリ内の書込みアド
レスを通知する手段とを設け、この通知に応答して通信
相手先は前記書込みアドレスにアクセスして書込まれた
データを読出すようにしたことを特徴とするデータ通信
方式が得られる。
K鳳」 以下に本発明の実施例を図面を用いて説明する。
図は本発明の実施例のシステムブロック図である0図に
おいては、共通メモリ2に対して2個の情報処理装置1
1及び12が設けられており、これ等両装置11及び1
2の間で共通メモリ2を介してデータ通信を行う場合に
ついて示している。
情報処理装置11に対応してメモリ制御装置3が設けら
れており、ボートアドレスレジスタ31は装置間通信時
にメモリ2のアドレスを受取る。
ボートリクエストコードレジスタ32は処理要求の要求
内容を受取る。ボートライトデータレジスタ33は情報
処理装置101から送出されたライトデータを受取る0
通信先コード受付レジスタ34は情報処理装置11から
送出される通信先コードを受取る。
デコーダ35はリクエストコードの出力をデコードする
。メモリライトコマンド36は装置間通信時のメモリラ
イトコマンドを生成する。セレクタ37はデコーダ35
のデコード出力に応じてメモリアクセス要求と装置間通
信要求とを択一的に導出する6 アドレス送出レジスタ38はメモリ2及び情報処理装置
12にライトデータのライトアドレスを送出する。メモ
リリクエストコマンドレジスタ3つはメモリ2に処理要
求を送出する。装置間通信要求送出レジスタ40は情報
処理装置12に対して装置間通信要求を送出する。メモ
リライトデータ送出レジスタ41はメモリ2にライトデ
ータを送出する0通信先コード送出レジスタ42は情報
処理装置11に通信先コードを送出する。
次に図に示すメモリ制御装置3の動作について説明する
。装置間通信時に、情報処理装置11からアドレス及び
リクエストコード、ライトデータル通信先コードがそ五
ぞれ各ボートレジスタ31〜34にセットされる。セッ
トされたボートアドレスレジスタ31はアドレス送出レ
ジスタ38にセットされ、メモリ2に対するライトデー
タのライトアドレスとなる。ボートリクエストコードレ
ジスタ32にセットされたデータは、デコーダ35を通
ってセレクタ37を制御する。このセレクタ37はメモ
リライトコマンド36をメモリリクエストコマンドレジ
スタ39にセットし、メモリ2のメモリライトアクセス
要求として送出する。
ボートライトデータレジスタ33にセットされているデ
ータはメモリライトデータ送出レジスタ41にセットさ
れてメモリ2に書込まれる0通信先コード受付レジスタ
34にセットされている通信先コードは、通信先コード
送出レジスタ42にセットされ、セットされた通信先コ
ードは、装置間通信要求送出レジスタ40にセットされ
ている装置間通信要求及びアドレス送出レジスタ38に
セットされているアドレスと一緒に情報処理装置12に
対して送出される。
装置間通信要求を受けた情報処理装置12は、送られて
きたアドレスによりメモリをアクセスしてこのメモリ2
から装置間通信データをリードするのである。なお、図
においてはデータ読出しについては明示されていないが
、その構成は自明であるので省略している。
情報処理装置12から11へのデータ通信を行う場合に
は、情報処理袋rI112に対応して設けられた図示せ
ぬメモリ制御装置(図示したものと同−構成とする)を
用いて同様に処理される。情報処理装置が3以上の場合
にも同様に本発明は適用可能であることは明らかである
。
1匪座ヱ1 以上説明したように本発明によれば、情報処理装置間で
通信要求が発行された時に、メモリに対して要求元の情
報処理装置がら送られたアドレスにライトデータの書込
み動作を行い、通信先番地で示される情報処理装置に対
して、メモリにライトデータが書込まれていることを知
らせるための情報が入った通信先コードとアドレスを送
出することで、通信先の情報処理装置はメモリアクセス
でメモリからライトデータを読出すことにより、ライト
データの信頼性が高く、通信データ幅の広い、構造の簡
単な情報処理装置間通信を行うことができるという効果
がある。
【図面の簡単な説明】
図は本発明の実施例のブロック図である。 主要部分の符号の説明 2・・・・・・メモリ 3・・・・・・メモリ制6iI装置 11.12・・・・・・情報処理装置 31・・・・・・ボートアドレスレジスタ32・・・・
・・ボートリクエストコードレジスタ33・・・・・・
ボートライトデータレジスタ34・・・・・・通信先コ
ード受付レジスタ35・・・・・・デコーダ

Claims (1)

    【特許請求の範囲】
  1. (1)複数の情報処理装置相互間のデータ通信をこれ等
    情報処理装置に共通に設けられたメモリを介して行うよ
    うにしたデータ通信方式であって、情報処理装置間通信
    時に要求元からの通信データを、前記メモリ内の同じく
    要求元からの書込みアドレスへ書込む書込み手段と、通
    信相手先に対して前記メモリ内の書込みアドレスを通知
    する手段とを設け、この通知に応答して通信相手先は前
    記書込みアドレスにアクセスして書込まれたデータを読
    出すようにしたことを特徴とするデータ通信方式。
JP9070688A 1988-04-13 1988-04-13 データ通信方式 Pending JPH01261768A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9070688A JPH01261768A (ja) 1988-04-13 1988-04-13 データ通信方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9070688A JPH01261768A (ja) 1988-04-13 1988-04-13 データ通信方式

Publications (1)

Publication Number Publication Date
JPH01261768A true JPH01261768A (ja) 1989-10-18

Family

ID=14005970

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9070688A Pending JPH01261768A (ja) 1988-04-13 1988-04-13 データ通信方式

Country Status (1)

Country Link
JP (1) JPH01261768A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50115732A (ja) * 1974-02-22 1975-09-10
JPS516625A (ja) * 1974-07-08 1976-01-20 Hitachi Ltd Deetatensosochi

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50115732A (ja) * 1974-02-22 1975-09-10
JPS516625A (ja) * 1974-07-08 1976-01-20 Hitachi Ltd Deetatensosochi

Similar Documents

Publication Publication Date Title
JPS6113629B2 (ja)
JPS61165170A (ja) バス制御方式
JPH01261767A (ja) データ通信方式
JPS6061859A (ja) マイクロコンピュ−タのデ−タ通信方式
JPS61233857A (ja) デ−タ転送装置
JP2929631B2 (ja) プロセッサ間通信装置
JPS63142455A (ja) 半導体記憶装置
JP2821176B2 (ja) 情報処理装置
JP2735246B2 (ja) テストアンドセット方式
KR960007835B1 (ko) 다중 프로세서의 공통 메모리 억세스 장치
JPH0431939A (ja) 外部記憶装置
JPH0214741B2 (ja)
JPH03204755A (ja) データ転送装置
JPH01234962A (ja) バス制御方式
JPH07121483A (ja) 共有メモリアクセス制御回路
JPH01261765A (ja) データ通信システム
JPH04177452A (ja) 情報処理装置
JPH0514293B2 (ja)
JPH03167648A (ja) ダイレクトメモリアクセス制御装置
JPH07248961A (ja) 共通メモリアクセス処理装置
JPH103463A (ja) プロセッサ間通信方法
JPS6388644A (ja) 中央処理装置
JPH025161A (ja) 二重化装置構成方式
JPH0652039A (ja) データ転送方式
JPS6349815B2 (ja)