JPS58169622A - 回線制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 く分野〉 本−明は回線にＩ［される処理装置の回線制御エソ、 方式に関し、特に処理装置による回―牟外の機器に対す
島処溝を効率良く、且つ回線に対し高速にアクセス可能
な回線制御方式に関する。

〈従来技術〉 一般に高速画＠に機構制御ｌｌ１ｔ−行う複数のユニッ
トを接続し、これらを統轄して本体側で制御する事によ
シ、一定の処理、例えば銀行端末の取引処理を行う装置
が知られている。

また、こうし九エニツ）において社、回―かものデータ
を最優先に処理できる様、ユニット内の処理装置に対す
る割込を最高の門先順位に割付けている。

しかしながら、このように回線からのデータを最優先に
割付けると、処理ｋｆｋによる他の処理、例えば各動作
機器の制御が、回線データを受信したことにより遅延さ
れることとなる。

また、大型の処理装置においては、回線制御装置、通信
制御１装置郷、沖１線データに対する処理についである
程度のインテリジエンシーを持つ装置を回線側に配置し
、これによシ回線に対する処理を逐行させ、処理装置の
回線に対する負荷Ｙｒ軒減させる事が行わｔている。こ
うした技術を、上記ユニットに採用すると、装置が大型
化し高価となゐため、その機能を少なくシ、低価格の部
品を採用する等考えられている。

〈従来技術の欠点〉 上１′ユニットは一般に、端末装置が処理する事項とし
て緊急性ｔ−ｉするもの、緊急に回線に接続された対向
個の本体装置等に通知する必要のあるもの郷存在する。

しかるに、上記手法を採用すると、緊急性を要する処理
九対してはある程度の改善は見られるが、データを即時
に高速に送信できない勢の欠点を有している。

く目的〉 本発明の目的は、以上の欠点を改善するため、回線制御
装置を効率良く利用し、主処理装置の回線に対する負荷
を軽減でき、更には緊膳処理、緊急送信も可能な回線制
御方式を提供する事にある０く要点〉 上記目的を達成するために、本発明では回線に対して信
号管送受する系を２系統設け、且つ一方の回線制御装置
により主処理装置の負荷を分散させ、他方は主処理装置
による漬液アクセスを可能にさせる系としておき、これ
を適宜切替える轡にしたものである。

〈実施例〉 図面は本発明の一実施例のブロック図である。

図中、Ｔ＃・〜＃ｎは機構ユニットであって、各々上記
端末機器に該当するもの、ＭＴは本体制御装置であ夛、
機構ユニットＴ＃・〜＃ｎの動作制御を司どシ、例えば
前述した取引処理を遂行する裸各ユニットを所定の７−
ケンスで制御するものであゐＯ Ｐ１図針記ユニットとして磁気カードからデータ！読取
ゐカードリーダー、＝ットＴ＃・の詳細について説明す
る。

オたユニットＴ＃ｏ中、ＭＫＵＦｉ機、構部、ＭＣＤは
主処理装置、ＬＣＤは回Ｉ／ｓ制御、装置（以下ライン
コントローラと称す）、５ＷＦｉ切替手段（以下スイッ
チと称す）、ＬＦｉ装會内回線（以下、単に回線と称す
る）である。

機構部は挿入された磁気カードＣ１−送る喪めのローラ
Ｒ１ローラＲ１一回転させるモ、−タＭ１磁気カードＣ
中の磁気データを読取る磁気ヘッドＨ１カードＣの走行
状態を検出するセフｔｍｔ有している。また回線制御装
置ＬＣＤにおいて、ＳＣはスレーブＣＰＵであシメモリ
ＳＭに格納されるプログラムに従い動作するもの、ＬＣ
２は回１！　１Ｉ１１御回路（以下ラインコントローラ
と称す）であって、回線りからスイッチＳＷｔ介し転送
される直列データを、並りＵデータに汲換する処理、及
びスレーブＣＰＵ、ＳＣから並列に受渡されるデータを
直列データに変換して送出する処理を行うもの、ＩＦＩ
。

ＩＦ５ｔｉインターフェースである０灸Ｋｔ九、主処理
装置ＭＣＤにおいて、ＭＰＵはマスク処理ユニット、Ｌ
ＣＩＦｉラインコントローラであって、ＬＣ２と同じ機
能を持つもの、ＭＭＦｉメインメモリ、ＭＣはマスタＣ
ＰＵであって、メモリＭＭｅＣ格納されるプロメラムに
従い前述した轡構部ＭＫ内の各機構及び、回線制御装置
ＬＣＤｔ動作制御するとともに、回―Ｌに対するデータ
の送出制御を行うも、の、ＬＣ１＃′ｉラインコントー
ーラであって、ラインコントローラＬＣ２と四−のもの
、ＤＭＡはダイレクトメモリアクセス制御装置（以下Ｄ
ＭＡコントローラと称す）　、Ｉ　Ｆ　ｏｓ　　Ｉ　Ｆ
　ＬｉＦ２．ＩＦ４ｔｔインターフェース回路（以下イ
ンターフェースと称する）である０ 以下、磁気カードＣ′ｇｒ使用した取引を例に取シ、こ
の装置の動作を説明する。取引が開始される迄は、本体
制御部ＭＴｔｉ各ユニット宛ポーりング信号を送出する
。一方エニットＴ＃・にお性るス４イッチＳＷはこの期
間祉回線Ｌ’を主処珈装置ＭＣＤ儒に接続している。従
って、このポーりング信４ｇは主処理装置ＭＣＤＫ供給
される。ラインコントロ−ラＬＣＩは受渡されたシリア
ルデータを並列データＫｔ換し、ＤＭＡコントｑ−ラＤ
ＭＡを介し、メモリＭＭにこのデータを書込み、メイン
ＣＰＵ−ＶＩＣにこの旨通知する。メインＣＰＵ−ＭＣ
ＶｉメインメモリＭＭに書込まれたデータを読取り、自
ａ＝ットＴｏｏ宛か否か判定するＯこの判定により他の
ユニット宛のポーリング信号であれば、何ら動作ねしな
い０自ユニツトＴｏｏ宛のボーりング信号であれは、こ
の時点では自己ユニツ）　Ｔｏｏ内は送ゐべきデータが
存在していないので、メインメモＩＪＭＭに予め格納婆
れている否定応答データ返送する様動作する。即ち、否
定応答データの格納されるアドレスを、Ｌ）ＭＡコント
ローラＤＭＡに通知し、ＤＭＡコントローラＤＭＡを起
動する０乙れにより、Ｌ）ＭＡコントローラＤＭＡは指
示されたアドレスをアクセスして、否定応答データを絖
出しラインコントロｉうＬＣＩに供給する。ラインコン
トローラＬＣＩは所定の符号、例えは同期符号をこのデ
ータに付加し、スイッチ回路ＳＷを介し回＠Ｌ、［供給
する０取引が他のユニット例えばＴ１をキーボード等の
ユニットとし、このユニットＴ＃奮にデータが発生する
と、本体ＩＩ制御ｓＭＴはデータが発生したことを土述
したポーリング信号に対する応答データによって知る。

これに従い、そのユニットＴｉｔに対し発生したデータ
金送出させる様指示する。送出されたデータに基き本体
制御部ＭＴが、取引処理を逐行し、カードリーダユニツ
）　Ｔｅ３によってカードを読取らせ、読取データを使
用したい揚台、回線りにカードφリーダを起動するだめ
の指示を与えるにの指示は、前述と同機にしてスイッチ
ＳＷ１ラインコントローラＬＣ１を介しマスク主処理ユ
ニットＭＰＵに通知される０マスタ処理ユニツ）ＭＰＵ
ａこの指示を判別し、インターフェースＩＦ５ｔ−介し
、回ようインターフェースＩＦＯ１−介し切替指示信号
を送出すｈＯこれにより、回−制御装置ＬＣＤが本体１
１１Ｊ１１琳ＭＴの支配下となる。またマスク処理ユニ
ットＭｇｕは、機構部ＭＫＵの七−−Ｍを、インターフ
ェースＩＦ２ｔ−介し起動する。これによシモーーＭが
動作してローラＲＹｔ、カードＣが挿入された場合装伽
内Ｋｉｌ＆込移送する方向に回転する。かくして操作者
によって機構部ＭＫＵの操作＃に設けられた挿入口にカ
ードＣか挿入されると、挿入されたカードＣＦｉ装置内
に送り込まれる。

カードＣが移送されている期間に１カードの端部が各セ
ンサーを通過する毎にセンサーの検知信号からパルス信
号がインターフェースＩＦ４にて抽出されこれがメイン
ＣＰＵ＠ＭＣＫ通知される。

例えｄ１マスタＣＰＵ−ＭＣはカードＣ端がヘッドＨ直
前罠来た事を１　インターフ匣−スＩ　Ｆ　４　カらの
１つのパルスで知ると、ｌ）ＭＡコントローラＤＭＡを
使用して、インターフェースＩＦ３から得られる、ヘッ
ドＨにより読取られた信号の６生データ（インターフェ
ースＩＦ３によシ読取データは並列にされる）を、メモ
リＭＭの特定アドレス９関に格納せしめるよう制御する
０尚、この期間即ち、一つの再生データをメモリに転送
する期間はインターフェースＩＦ４からの信号が！スタ
処理エニツ）ＭＰＵ内のパスに出力されゐのをマスタＣ
ＰＵ−ＭＣが禁止する。即ち、バスが時分割に使用され
る０マスタＣＰＵ・ＭＣはカードＣがヘッドＨ下を通過
完了するの會、センサ３の出力即ち、インターフェース
ＩＦ４の出力を監視することＫ・よシ判別する０カード
上の全ての記録データが読取られ、メインメモリＭＭＫ
読取データが格納されると、マスタＣＰＵ−ＭＣＵイン
ターフェースＩＦ２ｔ−介してモータＭｔｌ−停止させ
るとともに、回線制御装置ＬＣＤに読取データがメモＩ
ＪＭＭに用意できた旨通知する。

ＭＰＵと並行してｉスタ処理ユニットＭＰＵを代行する
よう動作する０ つｔ９、本体制Ｔｈ＠ＭＴＦｉ、３−二ｙ　トＴ＊ｏＫ
起動指示管与えた後、他のユニット例えばユニットＴｉ
ｔをシボユニットであるとすると、この表木ユ＝ツ）　
’１ｈｔｔに対し、懺示ル示を送出する処理或は各ｊＬ
４ットＴ＃・〜Ｔｅｎに対しボーりング信号を送出する
処ｊｌｌＹｒ行う。これに対し、ユニットＴｏｏは表示
指示或はポーリング信号が自己宛の指示であゐか否かの
判別処理、更にはポーリング信号が自己宛のボーりング
信号であれば、それに対すゐ否定応答化号を送出する処
理を行う必要がある。

従って、本体制御部ＭＴの支配下となう九回線制御装置
ＬｃＤはこの機能を備え且つ、遂行する。

ｆｆ１ｌチ、＊ｔ／−フＣＰＵ　−５ｅＦｉラインコン
トローラＬＣ２から供給されるデータをメモリＳＭに取
込み、これを解読し、自己宛のデータでああのが否かを
判定し、更ｒｃｓ　自己宛のデータであれば、そのデー
タが何を意味するデータであるのが、応答ヲ要するデー
タであるのか判定する。自己宛データであシ、応答を要
するポーリングデータであれは、スレーブＣＰＵ＃′ｉ
マスタＣＰＵ＠ＭＰＵの動作と同じ様に、メモリＳＭか
ら該尚すゐ応答データを取出し、取出した応答データを
ラインコントローラＬＣ２にセットする。ラインコント
ローラＬＣ２ｔ！セツトされた応答データをスイッチＳ
ｗを介し１ｍｍＬＫ送出する。

前述の如く、マスタＣＰＵ＠ＭＣＫよってインターフェ
ースＩＦＳを介し、本体制御部ＭＴの指示による動作を
完了した事がスレーブＣＰＵ＠ＳＣＫ通知される。この
時、スレーブＣＰＵ　＠８Ｃ＃′ｉ、本体制御部ＭＴか
らデータが送出されている期間であれは、このデータの
受信処理、判別処理及び応答処理（この場合、否定応答
を回線ＬＫｉ出した後）が完了すゐ迄、スイッチＳＷに
対し、切暫信号を送出しないが空期間であれは、インタ
ーフェースＩＦＩを介し、スイッチＳＷｔ＊旧する。

尚、スイッチＳＷの切替タイミングの変形例として次の
ものが掲げられる。即ち丁度自己宛のポーリング信号が
来てお９、且つそれに対する応答、この場合否定応答を
返送する準備をしている際、マスタ処理ユニツ）ＭＰＵ
から処理完了の旨通知されていれば、これ管条件に、デ
ータ有という旨を示す肯定応＄を回線制御装ｆｌｌＬｃ
Ｄから送出しても嵐い。或は、先にスイッチＳＷｔマス
タ処理ユニットＭＰＵ側に切替え、且つインターフェー
スＩＦＳを介し、マスク処理ユニットＭＰＵ側に、肯定
応答を返すタイミングである旨通知しても良い０但し、
回１１１Ｌが極めて高速な回線である場合ＶｃＦｉ変形
例を採用するよシ、上記実施例の方が、本体制御部ＭＴ
Ｉｍ或は装量全体の処理効率から見れば、好適である。

スイッチｓｗが切替えられると、回線制御＃ｆｌＬＣＤ
Ｆ１本体制御部ＭＴの支配から切離され、代Ｆ）Ｋマス
ク処理ユニットＭＰＵがその支配下に、１［かれること
罠なゐ０メモリＭＭに格納されたデータは、次の手順で
マスタ処理ユニットＭＰＵから本体制ＮＩＩｔｉＭＴＫ
転送される。

即ち、本体制御部ＭＴからユニツ）　Ｔ、、宛のポーリ
ング信号が送出される。これＫよシマスタ処理ユニツ）
ＭＰＵＦｉ以前の指示に対応する送出するべきデータが
メモＩＪＭＭに存在する事を肯定応答として返送する。

本体制御部ＭＴはこの応答を受信した旨を示す信号をユ
ニットＴ＃・宛送出し、しかる後、データを転送すべき
旨の推命をユニットＴ１．　Ｋ送出する。マスタ処理ユ
ニｙ）ＭＰＵＦｉ、ＤＭＡ：ｌントロ−２ＤＭＡに読出
し先順アドレス、読出しデータ量、読出し先アドレスを
指定した後ｌＤＭＡコントローラＤＭＡｔ起動すゐ０尚
、仁の場合の・読出先アドレスとは、ラインコントロー
ラＬＣＩを指しているｏＤＭＡＤＭＡコントルＭＡは、
と九により動作を開始し、ｉ示されたメモリＭＭｅ）絖
出し先頭アドレスから、データを読出し、ラインコント
ローラＬＣＩにデータを１癌し、順次その読出アドレス
を指定された量に対応する量となゐ迄更新しつつこの処
理を繰返す。また、ラインコントローラＬＣＩは、ＤＭ
ＡコントローラＤＭＡから受渡されるパラレルデータを
シリアルデータとしてスイッチ５Ｗｔ−介し回線に送出
する。

尚、以上の実施例においては、カードリーダユニッ）Ｋ
ついてのみ述べたが、他のユニットも同様に制御されて
も良い◇ 例えば、漢字データを印字できるドツトプリンタ勢にお
いて線、本体制御部ＭＴから送出された印字データを印
字する処理を行うが、印字を行う丸めの処理ＫＦｉ印字
データから文字パターンを抽出しそれに対応して駆動さ
れるべきドツト作成手段（例えにドツトピンのドライバ
）を遠足すｉ処理、Ｉ！にはドツトプリントヘッドを、
印字媒体上に一定速度で走査するための処理改行勢紙送
夛のための処理勢多くの禎雑擾処理を必要とする。しか
も一方においては上述のカードリーダユニットと同機に
高速＠＠罠対し、ポーリング信号が供給されれば、否定
或は肯定応答を返す処理、更Ｋ。

本体制御部ＭＴから、印字要求があるとき、印字動作中
であるか否かを示す応答を返す処ｍｔ−必要とする〇 従って、本発明の思想をこのプリンタに摘用するならｄ
１マスタ処理ユニット（処理装置）Ｋ対し、印字機構を
制御駆動する処理及び回線に対する応答処理を割当て、
回線制御装置に対し各種応答を返送する処理を割当てる
ようにする。これＫよ３１．　ｆｆラスタ理ユニットＭ
ＰＵの負荷は軽減でき各機構を高速動作させる事ができ
、且つ、応答処理も高速に可能となり′：、、シかも、
回線制御装置ｔｈ由する拳なく、機構の動作が終了した
旨の応答は返送されるので、高速に本体制御部ＭＴＫ応
答できる。

を九上記回Ｉｌｌ、あたかも１″：）の締結を送信及び
受信のために兼用するが如く説明したが、所謂全二重回
線の如く２本の線路を各ユニット、本体制御ＷＭＴ間に
配置しても良い。更に１各ユニツトＴ参〇Ｆｉカードリ
ーダであるとして＃５１明したが、磁気ストライプ付通
帳等の他のデータ記鈴媒体に対する処理を行うユニット
であって奄良い。

く効果〉 以上説明した様に本発明によれに１次の効果を奏し得る
。

■　回線からの呼かけに対する応答信号が、機構の動作
中であるか否かによシ変る事なく、灼い時間で返送でき
、装置或はシステム全体が高速に動作し得る。これは応
答処理は、処理＃置が行う場合も、回線制御装置が行う
場合も、同一処理であり且つその送出系路も同じ株類の
ラインコントローラ若しくは線路で今るためである。

■　回線からの動作指示に従う動作も、処理装置が、そ
の動作を制御する事に専念するため、指示されたタイミ
ングから動作完了する迄の特開を翅〈できる〇 ■　回線制御装＃は、少なくとも回線からの呼かけに対
し、応答する機能を有していれば足りるので大型のもの
を必襞としない。

【図面の簡単な説明】

Claims (3)

【特許請求の範囲】
1. （１）回線から受信されたデータを処理すゐ処理装置と
   、該処理装置の指示出力に応じて動作゛する機器を有す
   る装置において、該処理装置に接続され、且つ骸回ＩＩ
   Ｋ対し信号を発生する回線制御エソ七、該処理装置と骸
   回線制御装置との内、いずれか一方を回線に接続する手
   段とを有し、選択された一方の装置を使用して回＠に対
   するデータの送受を行う事１に％黴とする回線制御方式
   。
2. （２）腋回−制御装置は、回線のデータ転送手順に従い
   、受信さねぇデータに対する応答信号を発生する手段を
   備えるものであり、該切替手段は、骸機器を誼処理装置
   が制御する期間は、皺回線制御装置を遠足する事會脣徴
   とする特許請求の範囲第（１）項記載の回線制御方式〇
3. （３）＃処ｍ装置は、該データの入力機器から入力され
   九デー−に応じて、回−に転送されるべきデ回１１にデ
   ータを転送することを特徴とする特許請求の範８第（１
   １項又は第（２）項記載の回ｌｌ１ＩＩｌｌ！１方式０