JPS58170218A - 可変ゲイン型ａｄ変換器 - Google Patents
可変ゲイン型ａｄ変換器Info
- Publication number
- JPS58170218A JPS58170218A JP5253482A JP5253482A JPS58170218A JP S58170218 A JPS58170218 A JP S58170218A JP 5253482 A JP5253482 A JP 5253482A JP 5253482 A JP5253482 A JP 5253482A JP S58170218 A JPS58170218 A JP S58170218A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- output
- amplifier
- variable gain
- differential amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、可変ゲイン型ＡＤ（アブログ・ゲインタル）
変換器に関する。
変換器に関する。
ディジタル・コードにより直流増幅器のゲインを変えて
入力信号を増幅し、その増幅信号をＡＤ変換する場合に
は、例えば第１図に示Ｍような構成のものが用いられる
。第１図において、１は可変ゲイン増幅器で、差動増幅
器２の反転入力端と出力端に挿入接続されたマルチプラ
イングＤＡ（ディジタル・アナログ）変換器（以下ＭＯ
ＡＣと記す）３とから構成され、マイクロプロセッサ（
以下μＰと記す）５よりＪ−ｊえるディジタル・−１−
ド（２進数でＤｏ 、 ｒ）＋ 、 ｌ）２．・・・、
Ｄｍ）に対応してゲインが変わるもので、入力信号トＸ
に対して で示され°る出力Ｅｌが得られるものである。この出力
電圧Ｅ１はＡＤ変換器４でディジタル変換されμＰ５に
読み取られる。このようにしてＡＤ変換がなされるわけ
であるが、この回路では、ＡＤ変換器とＭＯＡＣを必要
とし高価になるという欠点がある。一方、ＡＤ変換器４
をＩＪ＋し、第２図のように、比較！！！６とこの比較
器６の一方の入力信号を与えるためのＤＡ変換器７とを
使用した構成によっても、同様にＡＤ変換を行うことが
できる。即ち、ＤＡ変換器７を介して出力されるアナロ
グ電圧が、増幅器２の出力電圧Ｅ１と等しくなるように
、μＰ５からデ１ イジタル値をＤＡ変換−
７にうえたとき、イのディジタル値が入力信号Ｅ×に対
応した値になっていることを利用して、ＡＤ変換を行う
こともできる。しかし、このような構成のものでも、Ｍ
ＤＡＣとＤＡ変換器を用いるため、依然として、高価で
あるという欠点は残る。
入力信号を増幅し、その増幅信号をＡＤ変換する場合に
は、例えば第１図に示Ｍような構成のものが用いられる
。第１図において、１は可変ゲイン増幅器で、差動増幅
器２の反転入力端と出力端に挿入接続されたマルチプラ
イングＤＡ（ディジタル・アナログ）変換器（以下ＭＯ
ＡＣと記す）３とから構成され、マイクロプロセッサ（
以下μＰと記す）５よりＪ−ｊえるディジタル・−１−
ド（２進数でＤｏ 、 ｒ）＋ 、 ｌ）２．・・・、
Ｄｍ）に対応してゲインが変わるもので、入力信号トＸ
に対して で示され°る出力Ｅｌが得られるものである。この出力
電圧Ｅ１はＡＤ変換器４でディジタル変換されμＰ５に
読み取られる。このようにしてＡＤ変換がなされるわけ
であるが、この回路では、ＡＤ変換器とＭＯＡＣを必要
とし高価になるという欠点がある。一方、ＡＤ変換器４
をＩＪ＋し、第２図のように、比較！！！６とこの比較
器６の一方の入力信号を与えるためのＤＡ変換器７とを
使用した構成によっても、同様にＡＤ変換を行うことが
できる。即ち、ＤＡ変換器７を介して出力されるアナロ
グ電圧が、増幅器２の出力電圧Ｅ１と等しくなるように
、μＰ５からデ１ イジタル値をＤＡ変換−
７にうえたとき、イのディジタル値が入力信号Ｅ×に対
応した値になっていることを利用して、ＡＤ変換を行う
こともできる。しかし、このような構成のものでも、Ｍ
ＤＡＣとＤＡ変換器を用いるため、依然として、高価で
あるという欠点は残る。
本発明は、このような欠点に鑑みてなされたもので、そ
の目的は、ＭＤＡＣを使用しダイノーミックレンジの広
い安価な可変ゲイン型ＡＤ変換器を提供することにある
。
の目的は、ＭＤＡＣを使用しダイノーミックレンジの広
い安価な可変ゲイン型ＡＤ変換器を提供することにある
。
以下、図面を参照し本発明の詳細な説明する。
第３図は本発明に係るＡＤ変換器の構成図Ｃある。図に
おいて、３１はμＰ５で制御させるアナログ・マルチプ
レクサ（以下ＭＰＸと配り〉で、多チャンネルの人力信
号ＥＸ１．ＥＸ２゜Ｅ×３．・・・と基準電圧Ｅｓを択
一的に選択しＣ出力することのできるものである。差動
増幅器２の非反転入力端にはＭＰＸ３１の出力がりえら
れ、他方の反転入力端には、スイッチ３２を介して、Ｍ
ＤＡＣ３の出力又は差動増幅器２自身の出力のいずれか
一方が与えられでいる。差動増幅器２の出力は、スイッ
チ３４ 、 ＩＩＩンデンサ３５．バッファアンプ３６
で構成されるような周知のサンプルホールド回路３３を
介して、比較器＄７の一方の入力端に導かれている。こ
の比較器３７の他方の入力端には、Ｍ Ｄ Ａ Ｃ３の
出）Ｊが与えられ、その比較結果はμＰ５へ入力されて
いる。尚、スイッチ３２．３４はμＰ５によって制御さ
れる。
おいて、３１はμＰ５で制御させるアナログ・マルチプ
レクサ（以下ＭＰＸと配り〉で、多チャンネルの人力信
号ＥＸ１．ＥＸ２゜Ｅ×３．・・・と基準電圧Ｅｓを択
一的に選択しＣ出力することのできるものである。差動
増幅器２の非反転入力端にはＭＰＸ３１の出力がりえら
れ、他方の反転入力端には、スイッチ３２を介して、Ｍ
ＤＡＣ３の出力又は差動増幅器２自身の出力のいずれか
一方が与えられでいる。差動増幅器２の出力は、スイッ
チ３４ 、 ＩＩＩンデンサ３５．バッファアンプ３６
で構成されるような周知のサンプルホールド回路３３を
介して、比較器＄７の一方の入力端に導かれている。こ
の比較器３７の他方の入力端には、Ｍ Ｄ Ａ Ｃ３の
出）Ｊが与えられ、その比較結果はμＰ５へ入力されて
いる。尚、スイッチ３２．３４はμＰ５によって制御さ
れる。
このような構成のＡＤ変換器において、スイッチ３２を
Ｓｌ側に倒してＭＤＡＣ３の出力を増幅器２に与えてお
き、ＭＰＸ３１においては入力信号Ｅｘ１を選択させる
と、ＭＤＡＣ３と差動増幅器２とでなる可変ゲイン増幅
器１は増幅信号Ｅ＋を出力する。このとき、μＰ５がら
ＭＤＡＣ３に与えているディジタル・コードがＤｏ 、
Ｄｔ 、Ｄｚ 、−、ＤＩ でｌ）るとすると、が成り
立つ。
Ｓｌ側に倒してＭＤＡＣ３の出力を増幅器２に与えてお
き、ＭＰＸ３１においては入力信号Ｅｘ１を選択させる
と、ＭＤＡＣ３と差動増幅器２とでなる可変ゲイン増幅
器１は増幅信号Ｅ＋を出力する。このとき、μＰ５がら
ＭＤＡＣ３に与えているディジタル・コードがＤｏ 、
Ｄｔ 、Ｄｚ 、−、ＤＩ でｌ）るとすると、が成り
立つ。
そこで、μＰ５は、スイッチ３４をＯＦＦにしてサンプ
ルＩｊ＼−ルド回路３３にこの電圧Ｅ＋をサンプルホー
ルドさせ、スイッチ３・２をＳ２に切り換える。この場
合、差動増幅器２は１１なるバッファアンプとして機能
する。次に、ＭＰＸ３１に基準電圧ＥＳを選択させ、比
較器３７゜μＰ５．ＭＤＡＣ３のループによりＡＤ変換
を行う。即ち、μＰ５は、ＭＤＡＣ３の出力がサンプル
ホールド回路３３の出力と等しくなるように、ＭＤＡＣ
３にディジタル・コードｄｏ。
ルＩｊ＼−ルド回路３３にこの電圧Ｅ＋をサンプルホー
ルドさせ、スイッチ３・２をＳ２に切り換える。この場
合、差動増幅器２は１１なるバッファアンプとして機能
する。次に、ＭＰＸ３１に基準電圧ＥＳを選択させ、比
較器３７゜μＰ５．ＭＤＡＣ３のループによりＡＤ変換
を行う。即ち、μＰ５は、ＭＤＡＣ３の出力がサンプル
ホールド回路３３の出力と等しくなるように、ＭＤＡＣ
３にディジタル・コードｄｏ。
ｄｌ、ｄｚ、・・・、 ｄａを与える。このとき次式が
満足され、 ｄｏ、ｄｓ、ｄｚ、・−・、ｄａ＋は、入力信号Ｆ×１
に対応した値となる。従って、Ｄｏ 、 Ｄｔ 、 Ｄ
ｚ、・・・Ｄｍを変えることによりゲインを変えること
ができ、ダイナミックレンジの広いＡＤ変換を行うこと
ができる。入力信号Ｅｘ ２ 、 ＥＸ３についても同
様にＡＤ変換を行える。
満足され、 ｄｏ、ｄｓ、ｄｚ、・−・、ｄａ＋は、入力信号Ｆ×１
に対応した値となる。従って、Ｄｏ 、 Ｄｔ 、 Ｄ
ｚ、・・・Ｄｍを変えることによりゲインを変えること
ができ、ダイナミックレンジの広いＡＤ変換を行うこと
ができる。入力信号Ｅｘ ２ 、 ＥＸ３についても同
様にＡＤ変換を行える。
尚、上記実施例では、制御回路としてμＰを用いたが、
これに限る必要はない。又、入力信号ＥＸ２として低レ
ベルの基準電圧を使用すると共に入力信号ＥＸ３を零と
すれば、差動増幅器２．ＭＤＡＣ３，比較器３７の誤差
を系のノーマライズにより補正することができる。
これに限る必要はない。又、入力信号ＥＸ２として低レ
ベルの基準電圧を使用すると共に入力信号ＥＸ３を零と
すれば、差動増幅器２．ＭＤＡＣ３，比較器３７の誤差
を系のノーマライズにより補正することができる。
又、単レンジ人力の場合には、第４図のように構成して
もよい。即ち、入力ＥＸＩを直接差動増幅器２に印加し
、差動増幅器２の他方の入力端には常にＭＤＡＣ３の出
力が与えられるように構成し、Ｍｒ）ＡＣ３へのアナロ
グ電圧入力としては、スイッチ４１を介して、差動増幅
器２の出力又は基準電圧ＥＳのいずれが一方が与えられ
るように構成する。このようにすれば、スイッチ４１を
Ｓｌ側に接続したとき前記（１）式が実行され、Ｓ２側
に接続したとき前記（２）式が実行され、第３図の実施
例と同様に可変ゲインのＡＤ変換を行うことができる。
もよい。即ち、入力ＥＸＩを直接差動増幅器２に印加し
、差動増幅器２の他方の入力端には常にＭＤＡＣ３の出
力が与えられるように構成し、Ｍｒ）ＡＣ３へのアナロ
グ電圧入力としては、スイッチ４１を介して、差動増幅
器２の出力又は基準電圧ＥＳのいずれが一方が与えられ
るように構成する。このようにすれば、スイッチ４１を
Ｓｌ側に接続したとき前記（１）式が実行され、Ｓ２側
に接続したとき前記（２）式が実行され、第３図の実施
例と同様に可変ゲインのＡＤ変換を行うことができる。
以上説明したよう、に、本発明では、１個のＭＤＡＣの
伯には安価な増幅器、：サンプルホールド回路、比較器
を使用するだけで足りる。従っで、本発明によれば、ダ
イナミックレンジの広い安価な可変ゲインＡＤ変換器を
実現することができる。又、アナログ・マルチプレクリ
を用いれば多チャンネルの入力信号を容易に△１換でき
る。更に、ＭＤＡＣの出力にサンプルＩｌ＼−ルド回路
を付加すればＤＡ変換を容易にイ」加することができる
。
伯には安価な増幅器、：サンプルホールド回路、比較器
を使用するだけで足りる。従っで、本発明によれば、ダ
イナミックレンジの広い安価な可変ゲインＡＤ変換器を
実現することができる。又、アナログ・マルチプレクリ
を用いれば多チャンネルの入力信号を容易に△１換でき
る。更に、ＭＤＡＣの出力にサンプルＩｌ＼−ルド回路
を付加すればＤＡ変換を容易にイ」加することができる
。
又、本発明によれば、高速信号に対する比較方式ＡＤ変
換に必要な信号のサンプルホールド回路が同時に得られ
るという利点がある。
換に必要な信号のサンプルホールド回路が同時に得られ
るという利点がある。
第１図及び第２図は従来の可変ゲイン型Ａ Ｉ）変換器
の構成図、第３図は本発明に係るＡＤ変換器の構成図、
第４図は本発明の他の実施例を示す構成図である。 １・・・可変ゲイン増幅器 ２・・・差動増幅器 ３・・・マルチプライングＡＤ変換器 ５・・・マイクロプロセッサ（制御回路）３１・・・ア
ナログ・マルチプレクサ ３２．３４．４１・・・スイッ、チ ３３・・・サンプルホールド回路 ３７・・・比較器 特許出願人 株式会社 横河電機製作所代 理
人 弁理士 小 沢 信 助革２図
の構成図、第３図は本発明に係るＡＤ変換器の構成図、
第４図は本発明の他の実施例を示す構成図である。 １・・・可変ゲイン増幅器 ２・・・差動増幅器 ３・・・マルチプライングＡＤ変換器 ５・・・マイクロプロセッサ（制御回路）３１・・・ア
ナログ・マルチプレクサ ３２．３４．４１・・・スイッ、チ ３３・・・サンプルホールド回路 ３７・・・比較器 特許出願人 株式会社 横河電機製作所代 理
人 弁理士 小 沢 信 助革２図
Claims (1)
- 与えられるアナログ出力とディジタル・：」−ドとに応
じたアナログ出力が得られるマルチプライングＤＡ変換
器と、入力信号を増幅する差動増幅器と、該差動増幅器
の出りをサンプルホールドするサンプルホールド回路と
、該サンプルホールド回路の出力と前記マルチプライン
グＤＡ変換器の出力とを比較する比較器と、前記ディジ
タル・コードを発生すると共に前記サンプルホールド回
路を付勢する制御回路とからなり、前記マルチプライン
グＤＡ変換器に前記差動増幅器の出力を前記アナログ電
圧として与え、その出力を前記差動増幅器の入力端に与
えるようにして可変ゲイン増幅器を形成し、入力信号（
Ｅｘ）を増幅して得た増幅電圧（Ｅ＋ ）を前記１ｙン
ノ゛ルホ一ルド回路にボールドさせ、次いで前記マルチ
プライングＤＡ変換器に前Ｅ７Ｊログ電圧としてのＭ準
電圧（ＥＳ ）及び新たなディジタル・コードを与え、
前記マルチプライングＤＡ変換器と前記比較器と前記制
御回路とからなるループでもって、前記増幅信号（Ｆｌ
）に対して比較方式のＡＤ変換を行い、前記人力信号（
Ｅｘ ）に対応したディジタル値を得るようにしたこと
を特徴とする可変ゲイン型Ａ Ｉ）変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5253482A JPS58170218A (ja) | 1982-03-31 | 1982-03-31 | 可変ゲイン型ａｄ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5253482A JPS58170218A (ja) | 1982-03-31 | 1982-03-31 | 可変ゲイン型ａｄ変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58170218A true JPS58170218A (ja) | 1983-10-06 |
| JPS638647B2 JPS638647B2 (ja) | 1988-02-24 |
Family
ID=12917426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5253482A Granted JPS58170218A (ja) | 1982-03-31 | 1982-03-31 | 可変ゲイン型ａｄ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58170218A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51123551A (en) * | 1975-04-22 | 1976-10-28 | Toshiba Corp | Analog/digital converter |
-
1982
- 1982-03-31 JP JP5253482A patent/JPS58170218A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51123551A (en) * | 1975-04-22 | 1976-10-28 | Toshiba Corp | Analog/digital converter |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS638647B2 (ja) | 1988-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05218868A (ja) | 多段型ａｄ変換器 | |
| JPS61164338A (ja) | 多重演算型ｄ／ａ変換器 | |
| US4622536A (en) | Ratio independent cyclic A/D and D/A conversion using a reciprocating reference approach | |
| DE59108762D1 (de) | Analog-Digital-Umsetzer nach dem erweiterten Parallelverfahren | |
| EP0761037B1 (en) | Differential amplifier with signal-dependent offset, and multi-step dual-residue analog-to-digital converter including such a differential amplifier | |
| JPH06132828A (ja) | Ｄ／ａ変換装置 | |
| US8660506B2 (en) | Residual signal generating circuit, successive approximation ad converter, pipelined ad converter, and radio receiver | |
| JP2004343163A (ja) | パイプライン型ａ／ｄ変換回路 | |
| KR950001924B1 (ko) | N비트 리사이클링 디지탈-아날로그변환기 | |
| JPH031709A (ja) | 可変抵抗回路および可変利得増幅器 | |
| JPS62204617A (ja) | 高分解能ａ／ｄコンバ−タ | |
| JPH0526372B2 (ja) | ||
| JP2824837B2 (ja) | アナログデジタル変換器 | |
| JPS638647B2 (ja) | ||
| KR100452575B1 (ko) | 디지털로이득제어된증폭디바이스및그러한디바이스를사용한카메라 | |
| KR0157884B1 (ko) | 에이디-디에이 변환회로 | |
| JPH0542176B2 (ja) | ||
| JPH0427222Y2 (ja) | ||
| KR100480565B1 (ko) | 다중모드기저대역아날로그신호처리시스템의아날로그/디지탈변환장치및그의변환방법 | |
| JPH02152325A (ja) | セミフラッシュａｄコンバータ | |
| JPH0622331B2 (ja) | Ｄ―ａコンバータ | |
| JPS5854708Y2 (ja) | レンジ切換器 | |
| JPH03255722A (ja) | Ｄ／ａ変換器 | |
| JPS6276821A (ja) | アナログ入力装置 | |
| JPH09162736A (ja) | ディジタルおよびアナログデータ変換装置 |