JPS638647B2 - - Google Patents
Info
- Publication number
- JPS638647B2 JPS638647B2 JP57052534A JP5253482A JPS638647B2 JP S638647 B2 JPS638647 B2 JP S638647B2 JP 57052534 A JP57052534 A JP 57052534A JP 5253482 A JP5253482 A JP 5253482A JP S638647 B2 JPS638647 B2 JP S638647B2
- Authority
- JP
- Japan
- Prior art keywords
- converter
- output
- multiplying
- differential amplifier
- sample
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】
本発明は、可変ゲイン型AD（アナログ・デイ
ジタル）変換器に関する。
ジタル）変換器に関する。
デイジタル・コードにより直流増幅器のゲイン
を変えて入力信号を増幅し、その増幅信号をAD
変換する場合には、例えば第１図に示すような構
成のものが用いられる。第１図において、１は可
変ゲイン増幅器で、差動増幅器２の反転入力端と
出力端に挿入接続されたマルチプライングDA
（デイジタル・アナログ）変換器（以下MDACと
記す）３とから構成され、マイクロプロセツサ
（以下μPと記す）５より与えるデイジタル・コー
ド（２進数でD0，D1，D2，…，Dn）に対応して
ゲインが変わるもので、入力信号Exに対して で示される出力E1が得られるものである。この
出力電圧E1はAD変換器４でデイジタル変換され
μP５に読み取られる。このようにしてAD変換が
なされるわけであるが、この回路では、AD変換
器とMDACを必要とし高価になるという欠点が
ある。一方、AD変換器４を排し、第２図のよう
に、比較器６とこの比較器６の一方の入力信号を
与えるためのDA変換器７とを使用した構成によ
つても、同様にAD変換を行うことができる。即
ち、DA変換器７を介して出力されるアナログ電
圧が、増幅器２の出力電圧E1と等しくなるよう
に、μP５からデイジタル値をDA変換器７に与え
たとき、そのデイジタル値が入力信号Exに対応
した値になつていることを利用して、DA変換を
行うこともできる。しかし、このような構成のも
のでも、MDACとDA変換器を用いるため、依然
として、高価であるという欠点は残る。
を変えて入力信号を増幅し、その増幅信号をAD
変換する場合には、例えば第１図に示すような構
成のものが用いられる。第１図において、１は可
変ゲイン増幅器で、差動増幅器２の反転入力端と
出力端に挿入接続されたマルチプライングDA
（デイジタル・アナログ）変換器（以下MDACと
記す）３とから構成され、マイクロプロセツサ
（以下μPと記す）５より与えるデイジタル・コー
ド（２進数でD0，D1，D2，…，Dn）に対応して
ゲインが変わるもので、入力信号Exに対して で示される出力E1が得られるものである。この
出力電圧E1はAD変換器４でデイジタル変換され
μP５に読み取られる。このようにしてAD変換が
なされるわけであるが、この回路では、AD変換
器とMDACを必要とし高価になるという欠点が
ある。一方、AD変換器４を排し、第２図のよう
に、比較器６とこの比較器６の一方の入力信号を
与えるためのDA変換器７とを使用した構成によ
つても、同様にAD変換を行うことができる。即
ち、DA変換器７を介して出力されるアナログ電
圧が、増幅器２の出力電圧E1と等しくなるよう
に、μP５からデイジタル値をDA変換器７に与え
たとき、そのデイジタル値が入力信号Exに対応
した値になつていることを利用して、DA変換を
行うこともできる。しかし、このような構成のも
のでも、MDACとDA変換器を用いるため、依然
として、高価であるという欠点は残る。
本発明は、このような欠点に鑑みてなされたも
ので、その目的は、MDACを使用しダイナミツ
クレンジの広い安価な可変ゲイン型AD変換器を
提供することにある。
ので、その目的は、MDACを使用しダイナミツ
クレンジの広い安価な可変ゲイン型AD変換器を
提供することにある。
以下、図面を参照し本発明を詳細に説明する。
第３図は本発明に係るAD変換器の構成図であ
る。図において、３１はμP５で制御させるアナ
ログ・マルチプレクサ（以下MPXと記す）で、
多チヤンネルの入力信号Ex1，Ex2，Ex3，…と
基準電圧Esを択一的に選択して出力することの
できるものである。差動増幅器２の非反転入力端
にはMPX31の出力が与えられ、他方の反転入力
端には、スイツチ３２を介して、MDAC３の出
力又は差動増幅器２自身の出力のいずれか一方が
与えられている。差動増幅器２の出力は、スイツ
チ３４、コンデンサ３５、バツフアアンプ３６で
構成されるような周知のサンプルホールド回路３
３を介して、比較器３７の一方の入力端に導かれ
ている。この比較器３７の他方の入力端には、
MDAC３の出力が与えられ、その比較結果はμP
５へ入力されている。尚、スイツチ３２，３４は
μP５によつて制御される。
る。図において、３１はμP５で制御させるアナ
ログ・マルチプレクサ（以下MPXと記す）で、
多チヤンネルの入力信号Ex1，Ex2，Ex3，…と
基準電圧Esを択一的に選択して出力することの
できるものである。差動増幅器２の非反転入力端
にはMPX31の出力が与えられ、他方の反転入力
端には、スイツチ３２を介して、MDAC３の出
力又は差動増幅器２自身の出力のいずれか一方が
与えられている。差動増幅器２の出力は、スイツ
チ３４、コンデンサ３５、バツフアアンプ３６で
構成されるような周知のサンプルホールド回路３
３を介して、比較器３７の一方の入力端に導かれ
ている。この比較器３７の他方の入力端には、
MDAC３の出力が与えられ、その比較結果はμP
５へ入力されている。尚、スイツチ３２，３４は
μP５によつて制御される。
このような構成のAD変換器において、スイツ
チ３２をS1側に倒してMDAC３の出力を増幅器
２に与えておき、MPX３１においては入力信号
Ex1を選択させると、MDAC３と差動増幅器２と
でなる可変ゲイン増幅器１は増幅信号E1を出力
する。このとき、μP５からMDAC３に与えてい
るデイジタル・コードがD0，D1，D2，…，Dnで
あるとすると、 が成り立つ。
チ３２をS1側に倒してMDAC３の出力を増幅器
２に与えておき、MPX３１においては入力信号
Ex1を選択させると、MDAC３と差動増幅器２と
でなる可変ゲイン増幅器１は増幅信号E1を出力
する。このとき、μP５からMDAC３に与えてい
るデイジタル・コードがD0，D1，D2，…，Dnで
あるとすると、 が成り立つ。
そこで、μP５は、スイツチ３４をOFFにして
サンプルホールド回路３３にこの電圧E1をサン
プルホールドさせ、スイツチ３２をS2に切り換え
る。この場合、差動増幅器２は単なるバツフアア
ンプとして機能する。次に、MPX３１に基準電
圧Esを選択させ、比較器３７、μP５、MDAC３
のループによりAD変換を行う。即ち、μP５は、
MDAC３の出力がサンプルホールド回路３３の
出力と等しくなるように、MDAC３にデイジタ
ル・コードd0，d1，d2，…，dmを与える。この
とき次式が満足され、 d0，d1，d2，…，dmは、入力信号Ex1に対応した
値となる。従つて、D0，D1，D2，…Dnを変える
ことによりゲインを変えることができ、ダイナミ
ツクレンジの広いAD変換を行うことができる。
入力信号Ex2，Ex3についても同様にAD変換を行
える。
サンプルホールド回路３３にこの電圧E1をサン
プルホールドさせ、スイツチ３２をS2に切り換え
る。この場合、差動増幅器２は単なるバツフアア
ンプとして機能する。次に、MPX３１に基準電
圧Esを選択させ、比較器３７、μP５、MDAC３
のループによりAD変換を行う。即ち、μP５は、
MDAC３の出力がサンプルホールド回路３３の
出力と等しくなるように、MDAC３にデイジタ
ル・コードd0，d1，d2，…，dmを与える。この
とき次式が満足され、 d0，d1，d2，…，dmは、入力信号Ex1に対応した
値となる。従つて、D0，D1，D2，…Dnを変える
ことによりゲインを変えることができ、ダイナミ
ツクレンジの広いAD変換を行うことができる。
入力信号Ex2，Ex3についても同様にAD変換を行
える。
尚、上記実施例では、制御回路としてμPを用
いたが、これに限る必要はない。又、入力信号
Ex2として低レベルの基準電圧を使用すると共に
入力信号Ex3を零とすれば、差動増幅器２、
MDAC３、比較器３７の誤差を系のノーマライ
ズにより補正することができる。
いたが、これに限る必要はない。又、入力信号
Ex2として低レベルの基準電圧を使用すると共に
入力信号Ex3を零とすれば、差動増幅器２、
MDAC３、比較器３７の誤差を系のノーマライ
ズにより補正することができる。
又、単レンジ入力の場合には、第４図のように
構成してもよい。即ち、入力Ex1を直接差動増幅
器２に印加し、差動増幅器２の他方の入力端には
常にMDAC３の出力が与えられるように構成し、
MDAC３へのアナログ電圧入力としては、スイ
ツチ４１を介して、差動増幅器２の出力又は基準
電圧Esのいずれか一方が与えられるように構成
する。このようにすれば、スイツチ４１をS1側に
接続したとき前記(1)式が実行され、S2側に接続し
たとき前記(2)式が実行され、第３図の実施例と同
様に可変ゲインのAD変換を行うことができる。
構成してもよい。即ち、入力Ex1を直接差動増幅
器２に印加し、差動増幅器２の他方の入力端には
常にMDAC３の出力が与えられるように構成し、
MDAC３へのアナログ電圧入力としては、スイ
ツチ４１を介して、差動増幅器２の出力又は基準
電圧Esのいずれか一方が与えられるように構成
する。このようにすれば、スイツチ４１をS1側に
接続したとき前記(1)式が実行され、S2側に接続し
たとき前記(2)式が実行され、第３図の実施例と同
様に可変ゲインのAD変換を行うことができる。
以上説明したように、本発明では、１個の
MDACの他には安価な増幅器、サンプルホール
ド回路、比較器を使用するだけで足りる。従つ
て、本発明によれば、ダイナミツクレンジの広い
安価な可変ゲインAD変換器を実現することがで
きる。又、アナログ・マルチプレクサを用いれば
多チヤンネルの入力信号を容易にAD変換でき
る。更に、MDACの出力にサンプルホールド回
路を付加すればDAA変換を容易に付加すること
ができる。
MDACの他には安価な増幅器、サンプルホール
ド回路、比較器を使用するだけで足りる。従つ
て、本発明によれば、ダイナミツクレンジの広い
安価な可変ゲインAD変換器を実現することがで
きる。又、アナログ・マルチプレクサを用いれば
多チヤンネルの入力信号を容易にAD変換でき
る。更に、MDACの出力にサンプルホールド回
路を付加すればDAA変換を容易に付加すること
ができる。
又、本発明によれば、高速信号に対する比較方
式AD変換に必要な信号のサンプルホールド回路
が同時に得られるという利点がある。
式AD変換に必要な信号のサンプルホールド回路
が同時に得られるという利点がある。
第１図及び第２図は従来の可変ゲイン型AD変
換器の構成図、第３図は本発明に係るAD変換器
の構成図、第４図は本発明の他の実施例を示す構
成図である。 １……可変ゲイン増幅器、２……差動増幅器、
３……マルチプライングAD変換器、５……マイ
クロプロセツサ（制御回路）、３１……アナロ
グ・マルチプレクサ、３２，３４，４１……スイ
ツチ、３３……サンプルホールド回路、３７……
比較器。
換器の構成図、第３図は本発明に係るAD変換器
の構成図、第４図は本発明の他の実施例を示す構
成図である。 １……可変ゲイン増幅器、２……差動増幅器、
３……マルチプライングAD変換器、５……マイ
クロプロセツサ（制御回路）、３１……アナロ
グ・マルチプレクサ、３２，３４，４１……スイ
ツチ、３３……サンプルホールド回路、３７……
比較器。
Claims (1)
- 【特許請求の範囲】 １ 与えられるアナログ電圧とデイジタル・コー
ドとに応じたアナログ出力が得られるマルチプラ
イングDA変換器と、入力信号を増幅する差動増
幅器と、該差動増幅器の出力をサンプルホールド
するサンプルホールド回路と、該サンプルホール
ド回路の出力と前記マルチプライングDA変換器
の出力を比較する比較器と、前記デイジタル・コ
ードを発生すると共に前記サンプルホールド回路
を付勢する制御回路とからなり、 最初、前記マルチプライングDA変換器に前記
差動増幅器の出力を前記アナログ電圧として与
え、その出力を前記差動増幅器の入力端に与える
ようにして可変ゲイン増幅器を形成し、第１のデ
イジタル・コードを前記マルチプライングDA変
換器に与えて、入力信号Exを増幅して得た増幅
電圧Ｅ１を前記サンプルホールド回路にホールド
させ、 次に前記マルチプライングDA変換器に前記ア
ナログ電圧として基準電圧Esを与えると共に、
前記マルチプライングDA変換器と前記比較器と
前記制御回路からなるループで以て前記増幅電圧
Ｅ１に対して比較方式によるAD変換を行い、前
記増幅電圧Ｅ１と等しくなるような第２のデイジ
タル・コードを前記制御回路が前記マルチプライ
ングDA変換器に与えて、 第１のデイジタル・コードによつてゲインを定
めて、入力信号に対応するデイジタル信号として
第２のデイジタル・コードを得るようにしたこと
を特徴とする可変ゲインAD変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5253482A JPS58170218A (ja) | 1982-03-31 | 1982-03-31 | 可変ゲイン型ａｄ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5253482A JPS58170218A (ja) | 1982-03-31 | 1982-03-31 | 可変ゲイン型ａｄ変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58170218A JPS58170218A (ja) | 1983-10-06 |
| JPS638647B2 true JPS638647B2 (ja) | 1988-02-24 |
Family
ID=12917426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5253482A Granted JPS58170218A (ja) | 1982-03-31 | 1982-03-31 | 可変ゲイン型ａｄ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58170218A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51123551A (en) * | 1975-04-22 | 1976-10-28 | Toshiba Corp | Analog/digital converter |
-
1982
- 1982-03-31 JP JP5253482A patent/JPS58170218A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58170218A (ja) | 1983-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4763106A (en) | Flash analog-to-digital converter | |
| US4622536A (en) | Ratio independent cyclic A/D and D/A conversion using a reciprocating reference approach | |
| CA2036204A1 (en) | Analog/digital converter operating by the expanded parallel method | |
| US6720902B2 (en) | High dynamic range digital converter | |
| JPS638647B2 (ja) | ||
| JPH0197019A (ja) | Ａ−ｄ変換器 | |
| EP3457573B1 (en) | Analog-to-digital converter with noise elimination | |
| JPH0526372B2 (ja) | ||
| JPS62204617A (ja) | 高分解能ａ／ｄコンバ−タ | |
| US5552784A (en) | Distortion reduction circuit for analog to digital converter system | |
| JP4121969B2 (ja) | アナログデジタル変換器 | |
| JP2824837B2 (ja) | アナログデジタル変換器 | |
| JP4276745B2 (ja) | ２つのａ／ｄ変換器を有する信号合成回路 | |
| JPS60197016A (ja) | アナログ・デジタル変換回路装置 | |
| KR100243309B1 (ko) | 잡음제거기능을 구비한 외부신호 입력장치 | |
| JPH09148930A (ja) | オペアンプのオフセット電圧補正回路 | |
| JP3761352B2 (ja) | Ｄ／ａ変換器 | |
| JPH0622331B2 (ja) | Ｄ―ａコンバータ | |
| JPH07312553A (ja) | Ａ／ｄ変換回路 | |
| JPH0427222Y2 (ja) | ||
| JPS62108622A (ja) | アナログ−デイジタル変換回路 | |
| KR960043541A (ko) | 순환형 다단 아날로그/디지탈 변환기의 오차 보상 방법 | |
| JPS5941975A (ja) | クランプ回路 | |
| KR950001924B1 (ko) | N비트 리사이클링 디지탈-아날로그변환기 | |
| JPH0786944A (ja) | 映像信号のａ／ｄ変換回路 |