JPS58174864A - 回路診断装置 - Google Patents
回路診断装置Info
- Publication number
- JPS58174864A JPS58174864A JP57058550A JP5855082A JPS58174864A JP S58174864 A JPS58174864 A JP S58174864A JP 57058550 A JP57058550 A JP 57058550A JP 5855082 A JP5855082 A JP 5855082A JP S58174864 A JPS58174864 A JP S58174864A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- time
- signal
- variable filter
- signal processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2836—Fault-finding or characterising
- G01R31/2837—Characterising or performance testing, e.g. of frequency response
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は例えば時分割された信号の処理を行なう回路
の診断装置に関する。
の診断装置に関する。
第１図は時分割された信号の処理を行なう回路の一例を
示すものである。１１は複数の入力端１２１〜１２ｎ
より入力される信号を順次時分割で出力するマルチプレ
クサであり、このマルチプレクサ１１によって選択され
た信号はアナログ／ディジタル（Ａ／Ｄ ）変換器１３
に供給される。このＡ／Ｄ変換器１３においてディノタ
ル値とされた信号はメモリ１４に記憶される。この記憶
されたディジタル信号は書込み速度より速いタイミング
で読出され、時間圧縮された信号としてディジタル／ア
ナログ（Ｄ／Ａ ）変換器１５に供給される。このＤ／
Ａ変換器１５より出力されるアナログ信号は信号処理回
路、例えば可変フィルタ１６を介して出力される。この
可変フィルタ１６は例えば中心周波数および帯域幅等が
変化された複数のフィルタからなシ、このフィルタをダ
イオードスイッチによって切換えることによシ所要のフ
ィルタを構成するものである。−１だ、前記マルチプレ
クサ１ノ、Ａ／１）変換器１３、メモリ１４、Ｄ／Ａ変
換器１５、可変フィルタ１６はその動作が制御回路１７
によって制御される。
示すものである。１１は複数の入力端１２１〜１２ｎ
より入力される信号を順次時分割で出力するマルチプレ
クサであり、このマルチプレクサ１１によって選択され
た信号はアナログ／ディジタル（Ａ／Ｄ ）変換器１３
に供給される。このＡ／Ｄ変換器１３においてディノタ
ル値とされた信号はメモリ１４に記憶される。この記憶
されたディジタル信号は書込み速度より速いタイミング
で読出され、時間圧縮された信号としてディジタル／ア
ナログ（Ｄ／Ａ ）変換器１５に供給される。このＤ／
Ａ変換器１５より出力されるアナログ信号は信号処理回
路、例えば可変フィルタ１６を介して出力される。この
可変フィルタ１６は例えば中心周波数および帯域幅等が
変化された複数のフィルタからなシ、このフィルタをダ
イオードスイッチによって切換えることによシ所要のフ
ィルタを構成するものである。−１だ、前記マルチプレ
クサ１ノ、Ａ／１）変換器１３、メモリ１４、Ｄ／Ａ変
換器１５、可変フィルタ１６はその動作が制御回路１７
によって制御される。
ところで、上記構成において、可変フィルタ１６の中心
周波数および帯域幅等のフィルタ諸元が要求どおシに設
定されたか否か、あるいはフィルタとしての特性を満足
しているか否かを診断する場合、従来次のような測定が
行なわれている。即ぢ、Ｄ／Ａ変換器１５の出力端と可
変フィルタ１６の入力端を切り放し、可変フィルタ１６
に信号発生器を接続して所定周波数の正弦波信号を供給
する。そして、可変フィルタ１６よ多出力される前記信
号を観測する方法。あるいは、マルチプレクサ１１の一
入力端を切り放し、ここに信号発生器を接続して上記同
様に可変フィルタ１６よす出力される信号を観測する方
法がある。しかし、これらは何れも装置全体の動作を止
め、結線を切シ放して行々わなければ々らないため、極
めて煩雑で運用に支障をきだす欠点を有している。また
、このような方法では常時診断を行なうことが困難であ
るため、装置の異常等を事前に発見することが難しいも
のである。
周波数および帯域幅等のフィルタ諸元が要求どおシに設
定されたか否か、あるいはフィルタとしての特性を満足
しているか否かを診断する場合、従来次のような測定が
行なわれている。即ぢ、Ｄ／Ａ変換器１５の出力端と可
変フィルタ１６の入力端を切り放し、可変フィルタ１６
に信号発生器を接続して所定周波数の正弦波信号を供給
する。そして、可変フィルタ１６よ多出力される前記信
号を観測する方法。あるいは、マルチプレクサ１１の一
入力端を切り放し、ここに信号発生器を接続して上記同
様に可変フィルタ１６よす出力される信号を観測する方
法がある。しかし、これらは何れも装置全体の動作を止
め、結線を切シ放して行々わなければ々らないため、極
めて煩雑で運用に支障をきだす欠点を有している。また
、このような方法では常時診断を行なうことが困難であ
るため、装置の異常等を事前に発見することが難しいも
のである。
この発明は上記事情に基づいてなされたもので、その目
的とするところは回路結線を切り放す必要がなく、装置
を動作させた状態で事前に装置の異常等を診断すること
が可能な回路診断装置を提供しようとするものである。
的とするところは回路結線を切り放す必要がなく、装置
を動作させた状態で事前に装置の異常等を診断すること
が可能な回路診断装置を提供しようとするものである。
この発明は信号を時間圧縮：することによシ、信号と信
号との間に生じた空き時間に信号処理回路の設定状態に
応じた診断データを挿入し、この診断データを信号処理
回路の出力部で判定することによシ、リアルタイムで信
号処理回路の診断を行なおうとするものである。
号との間に生じた空き時間に信号処理回路の設定状態に
応じた診断データを挿入し、この診断データを信号処理
回路の出力部で判定することによシ、リアルタイムで信
号処理回路の診断を行なおうとするものである。
以下、この発明の一実施例について図面を参照して説明
する。尚、第２図において、第１図と同一部分には同一
符号を付す。
する。尚、第２図において、第１図と同一部分には同一
符号を付す。
第２図において、メモリ１４の所定番地（斜線で示す）
には制御回路１７より供給される可変フィルタ１６の設
定状態に応じた周波数の正弦波信号がディジタル値とし
て記憶される。この信号は時間圧縮処理されて出力され
る信号と信号の空き時間に読出される。即ち、第３図（
、）に示す如くメモリ１４からはマルチプレクサ１２、
〜１２ｎ 、Ａ、／Ｄ変換器１３を介して入力されたＣ
Ｈ，、ＣＨ，〜ＣＨｎの複数個の信号が時間圧縮されて
読出され、診断データとしての正弦波信号Ｓはこれらの
信号の空き時間、例えばＣＨｎとＣＨ，の間に読出され
る。この信号はＤ／Ａ変換器１５を介して同図（、）に
示す如くアナログ信号とされ可変フィルタ１６に供給さ
れる。この信号は可変フィルタ１６より出力され、同図
（ｂ）に示す制御回路１７から出力される診断タイミン
グ信号とともに判定回路１８に供給される。
には制御回路１７より供給される可変フィルタ１６の設
定状態に応じた周波数の正弦波信号がディジタル値とし
て記憶される。この信号は時間圧縮処理されて出力され
る信号と信号の空き時間に読出される。即ち、第３図（
、）に示す如くメモリ１４からはマルチプレクサ１２、
〜１２ｎ 、Ａ、／Ｄ変換器１３を介して入力されたＣ
Ｈ，、ＣＨ，〜ＣＨｎの複数個の信号が時間圧縮されて
読出され、診断データとしての正弦波信号Ｓはこれらの
信号の空き時間、例えばＣＨｎとＣＨ，の間に読出され
る。この信号はＤ／Ａ変換器１５を介して同図（、）に
示す如くアナログ信号とされ可変フィルタ１６に供給さ
れる。この信号は可変フィルタ１６より出力され、同図
（ｂ）に示す制御回路１７から出力される診断タイミン
グ信号とともに判定回路１８に供給される。
この判定回路１８では可変フィルタ１６より出力された
正弦波信号がパルス信号に変換され、この・臂ルス信号
の数が計数される。可変フィルタ１６に異常が発生すれ
ば可変フィルタ１６よ多出力される正弦波信号の振幅が
変化するから、この信号を・母ルス信号として計数した
場合、計数値が予じめ設定された基準値と異なってくる
。
正弦波信号がパルス信号に変換され、この・臂ルス信号
の数が計数される。可変フィルタ１６に異常が発生すれ
ば可変フィルタ１６よ多出力される正弦波信号の振幅が
変化するから、この信号を・母ルス信号として計数した
場合、計数値が予じめ設定された基準値と異なってくる
。
したがって、これより可変フィルタ１６の異常を判定す
ることができる。このような判定動作がｎ＋１信号毎に
繰返され可変フィルタ１６の診断が行なわれる。
ることができる。このような判定動作がｎ＋１信号毎に
繰返され可変フィルタ１６の診断が行なわれる。
尚、可変フィルタ１６より出力される正弦波信号は図示
せぬ分配器における分配タイミングを調整することによ
シ除去することが可能であり、他の信号処理に影響を与
えることはない。
せぬ分配器における分配タイミングを調整することによ
シ除去することが可能であり、他の信号処理に影響を与
えることはない。
上記構成によれば、正弦波信号からなる診断データをメ
モリ１４に記憶しておき、この診断データを入力信号の
空き時間に毎回読出して可変フィルタ１６の診断を行な
っている。したがって、従来のように回路結線を切り放
して診断用の信号を入力する必要がなく、しかも装置を
動作させだま捷リアルタイムで診断を行なうことが可能
であるため、診断に要する工数を大幅に削減し得るとと
もに、回路の異常を即座に判定し得る利点を有している
。
モリ１４に記憶しておき、この診断データを入力信号の
空き時間に毎回読出して可変フィルタ１６の診断を行な
っている。したがって、従来のように回路結線を切り放
して診断用の信号を入力する必要がなく、しかも装置を
動作させだま捷リアルタイムで診断を行なうことが可能
であるため、診断に要する工数を大幅に削減し得るとと
もに、回路の異常を即座に判定し得る利点を有している
。
また、診断データは可変フィルタ１６の設定状態に応じ
てその中心周波数および帯域幅等の異なるものを複数個
用意しておき、これを可変フィルタ１６の設定状態に応
じて制御回路１７からメモリ１４にｉｉ：き込めば容易
に変更することが可能であるため、種々の診断を行ない
得る利点を有している。
てその中心周波数および帯域幅等の異なるものを複数個
用意しておき、これを可変フィルタ１６の設定状態に応
じて制御回路１７からメモリ１４にｉｉ：き込めば容易
に変更することが可能であるため、種々の診断を行ない
得る利点を有している。
尚、上記実施例では信号処理回路として可変フィルタ１
６を用いたが、これに限定されるものではなく、その他
の回路としてもよい。
６を用いたが、これに限定されるものではなく、その他
の回路としてもよい。
以−ヒ、詳述したようにこの発明によれば、回路結線を
切シ放す必要がなく、装置を動作させた状態で事前に装
置の異常等を診断することが可能な回路診断装置を提供
できる。
切シ放す必要がなく、装置を動作させた状態で事前に装
置の異常等を診断することが可能な回路診断装置を提供
できる。
第１図は従来の回路診断方法を説明するもので、時分割
された信号を処理する回路の一例を示す構成図、第２図
はこの発明に係わる回路診断装置の一実施例を示す構成
図、第３図（ａ） （ｂ）はそれぞれ第２図の動作を説
明するために示す波形図である。 １１・・・マルチブレフサ、１４・・・メモリ、１６・
・・可変フィルタ、１７・・・制御回路、１８・・・判
定回路。
された信号を処理する回路の一例を示す構成図、第２図
はこの発明に係わる回路診断装置の一実施例を示す構成
図、第３図（ａ） （ｂ）はそれぞれ第２図の動作を説
明するために示す波形図である。 １１・・・マルチブレフサ、１４・・・メモリ、１６・
・・可変フィルタ、１７・・・制御回路、１８・・・判
定回路。
Claims (1)
- 入力されたディジタル信号を記憶するメモリと、このメ
モリよシ所定の速度で順次時分割に読出され時間圧縮さ
れた信号を処理する信号処理回路と、前記メモＩＪ Ｋ
記憶され信号処理回路の設定状態に応じた診断データを
時間圧縮によシ空いた時間に読出し信号処理回路に供給
する手段と、前記信号処理回路よ多出力される前記診断
データを取出しこのデータを基準値と比較する判定回路
とを具備したことを特徴とする回路診断装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57058550A JPS58174864A (ja) | 1982-04-08 | 1982-04-08 | 回路診断装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57058550A JPS58174864A (ja) | 1982-04-08 | 1982-04-08 | 回路診断装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58174864A true JPS58174864A (ja) | 1983-10-13 |
| JPH0427506B2 JPH0427506B2 (ja) | 1992-05-12 |
Family
ID=13087560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57058550A Granted JPS58174864A (ja) | 1982-04-08 | 1982-04-08 | 回路診断装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58174864A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006022026A1 (ja) * | 2004-08-26 | 2006-03-02 | Test Research Laboratories Inc. | 半導体のテストシステム |
-
1982
- 1982-04-08 JP JP57058550A patent/JPS58174864A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006022026A1 (ja) * | 2004-08-26 | 2006-03-02 | Test Research Laboratories Inc. | 半導体のテストシステム |
| JPWO2006022026A1 (ja) * | 2004-08-26 | 2008-05-08 | テスト・リサーチ・ラボラトリーズ株式会社 | 半導体のテストシステム |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0427506B2 (ja) | 1992-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69030015T2 (de) | Verfahren und Vorrichtung zur Prüfung von integrierten Schaltungen mit zahlreichen Anschlüssen | |
| JPS6262275A (ja) | 集積回路のテスト方法 | |
| DE68914738T2 (de) | Gerät zur automatischen schaltungsinternen Prüfung von Teilnehmerschaltungen und Verfahren. | |
| US4926425A (en) | System for testing digital circuits | |
| US4724379A (en) | Relay multiplexing for circuit testers | |
| DE69015714T2 (de) | Verbindungs-Prüfsystem. | |
| JPS58174864A (ja) | 回路診断装置 | |
| US4972413A (en) | Method and apparatus for high speed integrated circuit testing | |
| JP3233347B2 (ja) | 集積回路試験装置及び集積回路試験方法 | |
| US5309447A (en) | Space compression technique for pseudo-exhaustive self-testing of digital electronic circuits | |
| CN117310273A (zh) | 一种用于ai加速卡的功耗数据采集方法及数据采集卡 | |
| JP3554766B2 (ja) | Ｉｃ試験装置 | |
| JPS62195169A (ja) | 大規模集積回路 | |
| JP3262284B2 (ja) | 半導体試験装置 | |
| SU930166A1 (ru) | Устройство дл автоматического контрол электрических параметров монтажных жгутов | |
| US3946305A (en) | Ignition coil and capacitor analyzer utilizing the zero cross-overs and peak voltage of the low coil ringing voltage | |
| GB2070356A (en) | Apparatus for recording a disturbance on an alternating electrical supply | |
| JPH06138186A (ja) | プリント基板実装回路の試験方法 | |
| JP2570885B2 (ja) | 半導体集積回路装置の試験装置 | |
| JPH09160797A (ja) | 複数モジュールへのデータ転送方法 | |
| JPH03167443A (ja) | 列車制御装置の試験装置 | |
| JPS63255672A (ja) | 回路ブロツクテスト回路 | |
| CN117310335A (zh) | 一种自动化防除颤测试系统及其使用方法 | |
| CN111679173A (zh) | 一种芯片内部信号实时观测结构 | |
| JPH10246755A (ja) | 集積回路装置のテスト回路およびテスト方法 |