JPS581754B2 - 電子時計装置 - Google Patents
電子時計装置Info
- Publication number
- JPS581754B2 JPS581754B2 JP50111835A JP11183575A JPS581754B2 JP S581754 B2 JPS581754 B2 JP S581754B2 JP 50111835 A JP50111835 A JP 50111835A JP 11183575 A JP11183575 A JP 11183575A JP S581754 B2 JPS581754 B2 JP S581754B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- count storage
- correction
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electric Clocks (AREA)
Description
【発明の詳細な説明】
本発明は電子式の時計装置に関する。
従来の電子式の時計装置においては、「時」、「分」、
「秒」に対応してそれぞれ時刻修正用のスイッチを設け
たものが考えられている。
「秒」に対応してそれぞれ時刻修正用のスイッチを設け
たものが考えられている。
このように「時」、「分」、「秒」の各時刻単位に対し
てそれぞれ時刻修正用のスイッチを別個に設けたもので
は、各時刻単位毎に独立して時刻修正操作を行うことが
でき、操作が非常にやり易いという利点があるが、修正
用スイッチの数が多いと構造が複雑になるばかりかコス
トが高くなるという問題がある。
てそれぞれ時刻修正用のスイッチを別個に設けたもので
は、各時刻単位毎に独立して時刻修正操作を行うことが
でき、操作が非常にやり易いという利点があるが、修正
用スイッチの数が多いと構造が複雑になるばかりかコス
トが高くなるという問題がある。
このため時刻修正時を「時」、「分」、「秒」に対応さ
せて時分割的に分け、「時」→「分」→「秒」の順序で
1つあるいは2つのスイッチにより時刻修正を行わせる
ようにしたものがある。
せて時分割的に分け、「時」→「分」→「秒」の順序で
1つあるいは2つのスイッチにより時刻修正を行わせる
ようにしたものがある。
しかしながら、上記したように少数のスイッチで時刻修
正を行わせるようにしたものでは時刻修正操作に入った
場合、修正操作を途中で止めることができず、例えば海
外へ行った際の時差修正を行う場合等「分」あるいは「
秒」の時刻修正を必要としない場合でも必らず「時」→
「分」→「秒」の順序で修正操作を行わなければならず
、修正操作が面倒である。
正を行わせるようにしたものでは時刻修正操作に入った
場合、修正操作を途中で止めることができず、例えば海
外へ行った際の時差修正を行う場合等「分」あるいは「
秒」の時刻修正を必要としない場合でも必らず「時」→
「分」→「秒」の順序で修正操作を行わなければならず
、修正操作が面倒である。
本発明は上記の点に鑑みてなされたもので、少数スイッ
チで時刻修正を行う場合に、時刻修正操作を任意に中止
することができる電子時計装置を提供することを目的と
する。
チで時刻修正を行う場合に、時刻修正操作を任意に中止
することができる電子時計装置を提供することを目的と
する。
以F図而を参照して本発明の一実施例を説明する。
第1図は全体の概略構成を示すもので、計時部1は2n
の基準パルス信号を発生する基準信号発生回路2、この
基準信号発生回路2から出力される基準信号を分周して
例えば32Hzのクロツクパルスφ及び周期1秒のパル
ス信号を得る分周回路3、この分周回路3から出力され
る1秒信号を計数して秒情報、周期2秒及び1分のパル
ス信号を得る60進の秒カウンタ4、この秒カウンタ4
からアンド回路8を介して与えられる1分信号を計数し
て分情報及び周期10分のパルス信号を得る10進の1
分桁カウンタ5、この1分桁カウンタ5からアンド回路
9を介して与えられる10分信号を計数して10分単位
の情報及び周期1時間のパルス信号を得る6進の10分
桁カウンタ6、この10分桁カウンタ6からアンド回路
10を介して与えられる1時間信号を計数して時情報を
得る12進の時間カウンタ7からなっている。
の基準パルス信号を発生する基準信号発生回路2、この
基準信号発生回路2から出力される基準信号を分周して
例えば32Hzのクロツクパルスφ及び周期1秒のパル
ス信号を得る分周回路3、この分周回路3から出力され
る1秒信号を計数して秒情報、周期2秒及び1分のパル
ス信号を得る60進の秒カウンタ4、この秒カウンタ4
からアンド回路8を介して与えられる1分信号を計数し
て分情報及び周期10分のパルス信号を得る10進の1
分桁カウンタ5、この1分桁カウンタ5からアンド回路
9を介して与えられる10分信号を計数して10分単位
の情報及び周期1時間のパルス信号を得る6進の10分
桁カウンタ6、この10分桁カウンタ6からアンド回路
10を介して与えられる1時間信号を計数して時情報を
得る12進の時間カウンタ7からなっている。
そして、ト記各カウンタ4〜7から出力される時刻情報
はデコーダ・ドライバ11へ送られ、表示部12におい
てデイジタル表示される。
はデコーダ・ドライバ11へ送られ、表示部12におい
てデイジタル表示される。
しかして、前記アンド回路8〜10は制御回路13から
与えられる制御信号I1〜■3によってゲート制御され
る。
与えられる制御信号I1〜■3によってゲート制御され
る。
この制御回路13は詳細を後述するが修正制御スイッチ
sb及び時刻修正スイッチSaが操作された際分周回路
3から与えられるクロツクパルスφ及び秒カウンタ4か
ら与えられる2秒信号に同期して動作し、時間カウンタ
7,10分桁カウンタ6,1分桁カウンタ5に対しては
修正信号、分周回路3及び秒カウンタ4に対しては秒ク
リア信号を与え、また、アンド回路8〜10に対しては
上述したように制御信号I1〜I3を与える。
sb及び時刻修正スイッチSaが操作された際分周回路
3から与えられるクロツクパルスφ及び秒カウンタ4か
ら与えられる2秒信号に同期して動作し、時間カウンタ
7,10分桁カウンタ6,1分桁カウンタ5に対しては
修正信号、分周回路3及び秒カウンタ4に対しては秒ク
リア信号を与え、また、アンド回路8〜10に対しては
上述したように制御信号I1〜I3を与える。
次に第2図により制御回路13の詳細について説明する
。
。
第2図において21は修正制御スイッチsbの操作出力
を読込むデイレードフリップフロツブで、インバータ2
2を介して与えられるクロックパルスφに同期して動作
し、修正制御スイッチsbのチャタリングの影響を防止
する作用を有している。
を読込むデイレードフリップフロツブで、インバータ2
2を介して与えられるクロックパルスφに同期して動作
し、修正制御スイッチsbのチャタリングの影響を防止
する作用を有している。
上記フリツプフロツプ21のセット出力は、入力信号が
与えられる都度反転動作するトリガフリップフロップ2
3のトリガ入力端子Tに供給されると共にカウンタ例え
はジョンソンカウンタ24を構成するフリツブフロップ
25,26のリセット端子Rに供給される。
与えられる都度反転動作するトリガフリップフロップ2
3のトリガ入力端子Tに供給されると共にカウンタ例え
はジョンソンカウンタ24を構成するフリツブフロップ
25,26のリセット端子Rに供給される。
また、フリツプフロツプ23のQ側出力はアンド回路2
7〜30の第1入力端に加えられると共にインバータ3
1、ナンド回路32.33の一方の入力端に加えられる
。
7〜30の第1入力端に加えられると共にインバータ3
1、ナンド回路32.33の一方の入力端に加えられる
。
上記インバータ31の出力は前記第1図におけるアンド
回路1,0に対する制御信号■1として取出される。
回路1,0に対する制御信号■1として取出される。
また、ナンド回路32は他方の入力端にフリツプフロツ
ブ25のQ側出力が与えられると共に、アンド回路9に
対する制御信号■2を出力する。
ブ25のQ側出力が与えられると共に、アンド回路9に
対する制御信号■2を出力する。
さらにナンド回路33は他方の入力端にフリツブフロツ
プ26のQ側出力が与えられると共に、アンド回路8に
対する制御信号■3を出力する。
プ26のQ側出力が与えられると共に、アンド回路8に
対する制御信号■3を出力する。
また、前記アンド回路21〜30は、カウンタ24の出
力によって選択指定されるもので、アンド回路27の出
力は時間カウンタ7に「時」単位の修正信号として、ア
ンド回路28の出力は10分桁カウンク6に「10分」
単位の修正信号さして、アンド回路29の出力は1分桁
カウンタ5に「1分」単位の修正信号として、アンド回
路30の出力は分周回路3及び秒カウンタ4に秒クリア
信号としてそれぞれ与えられている。
力によって選択指定されるもので、アンド回路27の出
力は時間カウンタ7に「時」単位の修正信号として、ア
ンド回路28の出力は10分桁カウンク6に「10分」
単位の修正信号さして、アンド回路29の出力は1分桁
カウンタ5に「1分」単位の修正信号として、アンド回
路30の出力は分周回路3及び秒カウンタ4に秒クリア
信号としてそれぞれ与えられている。
しかして、前記ジョンソンカウンタ24はフリツプフロ
ツプ25のQ側出力がフリツプフロツブ26のデータ入
力端子Dに供給されると共に、フリツブフロツプ26の
Q側出力がフリツプフロツプ25のデータ入力端子Dに
供給されてなり、フリツプフロツプ25.26Q側出力
がアンド回路34を介してアンド回路27の第3入力端
に加えられる。
ツプ25のQ側出力がフリツプフロツブ26のデータ入
力端子Dに供給されると共に、フリツブフロツプ26の
Q側出力がフリツプフロツプ25のデータ入力端子Dに
供給されてなり、フリツプフロツプ25.26Q側出力
がアンド回路34を介してアンド回路27の第3入力端
に加えられる。
そしてフリツブフロツプ25のQ側出力はアンド回路2
8.29の第3入力端に加えられ、Q側出力はアンド回
路30の第2入力端に加えられる。
8.29の第3入力端に加えられ、Q側出力はアンド回
路30の第2入力端に加えられる。
また、フリップフロップ25のQ側出力はアンド回路2
9の第4入力端及びアンド回路30の第3入力端に加え
られ、Q側出力はアンド回路28の第4入力端に加えら
れる。
9の第4入力端及びアンド回路30の第3入力端に加え
られ、Q側出力はアンド回路28の第4入力端に加えら
れる。
すなわち、カウンタ24がリセットされている時にはア
ンド回路34を介してアンド回路27が指定され、カウ
ンタ24が入力パルスを1発カウントした時にアンド回
路28,2発カウントした時にアンド回路29,3発カ
ウントした時にアンド回路30が指定されるようにアン
ド回路27〜30とカウンタ24との間の接続が行われ
る。
ンド回路34を介してアンド回路27が指定され、カウ
ンタ24が入力パルスを1発カウントした時にアンド回
路28,2発カウントした時にアンド回路29,3発カ
ウントした時にアンド回路30が指定されるようにアン
ド回路27〜30とカウンタ24との間の接続が行われ
る。
一方、前記時刻修正スイッチSaの操作出力は、デイレ
ードフリップフロツブ35のデータ入力端子Dに加えら
れ、このフリツプフロツブ35のQ1則出力はデイレー
ドフリップフロツブ36のデータ入力端子Dに加えられ
ると共に前記フリツプフロツプ25.26のクロック入
力端子Cに送られる。
ードフリップフロツブ35のデータ入力端子Dに加えら
れ、このフリツプフロツブ35のQ1則出力はデイレー
ドフリップフロツブ36のデータ入力端子Dに加えられ
ると共に前記フリツプフロツプ25.26のクロック入
力端子Cに送られる。
上記フリップフロツプ35.36は、インバータ22を
介して与えられるクロツクパルスφに同期して動作する
。
介して与えられるクロツクパルスφに同期して動作する
。
そして、フリップフロップ35のQ側出力、フリツプフ
ロツプ36のQ出力、クロツクパルスφ、アンド回路3
4の出力はアンド回路37を介してフリツプフロツブ2
3のリセット端子Rに加えられる。
ロツプ36のQ出力、クロツクパルスφ、アンド回路3
4の出力はアンド回路37を介してフリツプフロツブ2
3のリセット端子Rに加えられる。
また、スイッチSa,Sbの操作出力はオア回路38を
介して2秒周期の信号を発生する2秒信号発生回路39
を構成するデイレードフリップフロツプ40のリセット
端子Rに加えられる。
介して2秒周期の信号を発生する2秒信号発生回路39
を構成するデイレードフリップフロツプ40のリセット
端子Rに加えられる。
このフリップフロップ40は、データ入力端子Dに常時
“1”信号が与えられ、クロック入力端子Cには秒カウ
ンタ4からの2秒信号がインバーク41を介して与えら
れる。
“1”信号が与えられ、クロック入力端子Cには秒カウ
ンタ4からの2秒信号がインバーク41を介して与えら
れる。
そして、フリツプフロツプ40のQ側出力は、2秒信号
と共にアンド回路42に加えられ、このアンド回路42
の出力がアンド回路27〜29の第2入力端に加えられ
る。
と共にアンド回路42に加えられ、このアンド回路42
の出力がアンド回路27〜29の第2入力端に加えられ
る。
次に上記のように構成された本発明の動作を説明する。
通常の状態つまり修正制御スイッチSbを操作していな
い状態ではフリソプフロップ23がリセット状態にあり
、その出力端Qの出力は“0”となっている。
い状態ではフリソプフロップ23がリセット状態にあり
、その出力端Qの出力は“0”となっている。
このためインバーク31及びナンド回路32.33から
出力される制御信号■1〜■3は全て“1”となり、ア
ンド回路8〜10のゲートを開いている。
出力される制御信号■1〜■3は全て“1”となり、ア
ンド回路8〜10のゲートを開いている。
従って計時部1の各カウンク4〜7は基準信号発生回路
2から分周回路3を介して出力されるパルス信号を計数
して「時」、「分」、「秒」に対する計時情報を出力し
ている。
2から分周回路3を介して出力されるパルス信号を計数
して「時」、「分」、「秒」に対する計時情報を出力し
ている。
上記カウンタ4〜7から出力される計時情報はデコーダ
・ドライバ11へ送られ、表示部12においてディジタ
ル表示される。
・ドライバ11へ送られ、表示部12においてディジタ
ル表示される。
しかして、時刻修正を行う場合は、まず、修正制御スイ
ッチsbを閉成操作する。
ッチsbを閉成操作する。
このスイッチsbの操作出力は、クロックパルスφに同
期してフリツプフロツプ21に読込まれる。
期してフリツプフロツプ21に読込まれる。
この結果フリソプフロツプ21のQ側出力端から“1”
信号が出力され、その立上りによってフリツプフロツプ
23がセットされる。
信号が出力され、その立上りによってフリツプフロツプ
23がセットされる。
一つまり、スイッチsbの操作かフリツプフロツプ23
に記憶される。
に記憶される。
フリソプフロツブ21はスイッチsbが開放されると次
のクロックパルスφで“0”信号を読込み、リセット状
態となる。
のクロックパルスφで“0”信号を読込み、リセット状
態となる。
しかして、上記フリツプフロツプ23から“1”信号が
出力されているのでインバータ31から出力される制御
信号が“0”となり、アンド回路10のゲートを閉じ、
10分桁カウンタ6から時間カウンタ7への入力を禁止
する。
出力されているのでインバータ31から出力される制御
信号が“0”となり、アンド回路10のゲートを閉じ、
10分桁カウンタ6から時間カウンタ7への入力を禁止
する。
また、フリツプフロツブ23の出力信号はナンド回路3
2.33の一方の入力端に与えられるが、この時点では
カウンタ24がリセット状態にあり、ナント回路32.
33の他方の入力端に“0”信号が与えられているので
、ナンド回路32.33から出力される制御信号■2,
■3は共に“1”状態に保持されており、アンド回路8
,9のゲートを開いている。
2.33の一方の入力端に与えられるが、この時点では
カウンタ24がリセット状態にあり、ナント回路32.
33の他方の入力端に“0”信号が与えられているので
、ナンド回路32.33から出力される制御信号■2,
■3は共に“1”状態に保持されており、アンド回路8
,9のゲートを開いている。
このため1分桁カウンタ5及び10分桁カウンタ6は計
時動作を継続している。
時動作を継続している。
また一方、前記フリップフロップ23から出力される“
1”信号は、アンド回路27〜30に与えられるが、こ
の時点ではカウンク24が前記したようにリセット状態
にあるので、アンド回路34から“1”信号が出力され
てアンド回路27が指定される。
1”信号は、アンド回路27〜30に与えられるが、こ
の時点ではカウンク24が前記したようにリセット状態
にあるので、アンド回路34から“1”信号が出力され
てアンド回路27が指定される。
従って2秒信号発生回路39から送られてくる2秒信号
がアンド回路27より出力され、時間カウンタ7にカウ
ントアップ信号として送られる。
がアンド回路27より出力され、時間カウンタ7にカウ
ントアップ信号として送られる。
上記2秒信号発生回路39はスイッチSa,Sbが操作
された際、2秒信号の出力を禁止し、スイッチ開放後1
発のパルス信号を抜いて次のパルス信号から出力するよ
うにしたものである。
された際、2秒信号の出力を禁止し、スイッチ開放後1
発のパルス信号を抜いて次のパルス信号から出力するよ
うにしたものである。
すなわち、スイッチSaあるいはsbを閉成操作すると
オア回路38の出力が第3図bに示すように“1”とな
り、フリツプフロツプ40をリセットする。
オア回路38の出力が第3図bに示すように“1”とな
り、フリツプフロツプ40をリセットする。
このフリツプフロツブ40がリセットされるとQ側出力
が“0”となり、アンド回路42のゲートが閉じて第3
図eに示すように2秒信号の出力が禁止される。
が“0”となり、アンド回路42のゲートが閉じて第3
図eに示すように2秒信号の出力が禁止される。
次いで、閉成操作したスイッチを開放するとオア回路3
8の出力が第3図bに示すように“0”となるので、秒
カウンタ4から第3図aに示す2秒信号が与えられた際
にその立下り時点において、つまり第3図Cに示すイン
バータ41の出力の立上りによってノリツプフロツプ4
0に“1”信号が読込まれる。
8の出力が第3図bに示すように“0”となるので、秒
カウンタ4から第3図aに示す2秒信号が与えられた際
にその立下り時点において、つまり第3図Cに示すイン
バータ41の出力の立上りによってノリツプフロツプ4
0に“1”信号が読込まれる。
このためフリツブフロツプ40のQ側出力が第3図dに
示すように“1”となり、アンド回路42ゲートが開か
れる。
示すように“1”となり、アンド回路42ゲートが開か
れる。
従って次の2秒信号からアンド回路42より第3図eに
示すように出力される。
示すように出力される。
このようにスイッチ操作直後における2秒間信号を1発
抜くことによって時刻修正操作を容易かつ正確に行うこ
とができる。
抜くことによって時刻修正操作を容易かつ正確に行うこ
とができる。
しかして、上記アンド回路27から出力される信号によ
って時間カウンタ7の内容がカウントアップする。
って時間カウンタ7の内容がカウントアップする。
このカウントアップによって時間カウンタ7の内容が正
しい時刻に一致した時点で時刻修正スイッチSaを瞬時
点に閉成操作する。
しい時刻に一致した時点で時刻修正スイッチSaを瞬時
点に閉成操作する。
このスイッチSaの操作出力は、クロックパルスφに同
期してフリツプフロツプ35に読込まれる。
期してフリツプフロツプ35に読込まれる。
このフリツブフロツプ35のQ側出力は、カウンタ24
を構成するフリツブフロツプ25 .26のクロツク入
力端子Cに送られ、その立上り時においてフリツプフロ
ツプ25に“1”信号が読込まれる。
を構成するフリツブフロツプ25 .26のクロツク入
力端子Cに送られ、その立上り時においてフリツプフロ
ツプ25に“1”信号が読込まれる。
この結果アンド回路34のゲートが閉じその出力が“0
”となる。
”となる。
従って次のクロソクパルスφが与えられる時点ではすで
にアンド回路34の出力は“0”となっており、アンド
回路37の論理条件は成立せず、フリツブフロツブ23
はセット状態に保持される。
にアンド回路34の出力は“0”となっており、アンド
回路37の論理条件は成立せず、フリツブフロツブ23
はセット状態に保持される。
上記カウンタ24が上記フリツブフロツプ35からの1
発目の信号を読込み、フリップフロップ25に“1”、
フリップフロップ26に“0”が記憶されるとアンド回
路28が指定される。
発目の信号を読込み、フリップフロップ25に“1”、
フリップフロップ26に“0”が記憶されるとアンド回
路28が指定される。
従って2秒信号発生回路39から前述したようにして出
力される2秒信号がアンド同路28を介して10分桁カ
ウンタ6に送られ、このカウンタ6の内容が「1」ずつ
カウントアップされる。
力される2秒信号がアンド同路28を介して10分桁カ
ウンタ6に送られ、このカウンタ6の内容が「1」ずつ
カウントアップされる。
上記アンド回路28がカウンタ24によって指定されて
いる状態、つまり、フリツプフロップ25に“1”、フ
リツプフロツプ26に“0”が記憶された場合にはイン
バータ31及ひナンド回路32から出力される制御信号
I1,I2が“0”となり、アンド回路9.1”Oのゲ
ートが閉じて10分桁カウンタ6及び時間カウンタ7へ
の前段カウンタからの入力が禁止される。
いる状態、つまり、フリツプフロップ25に“1”、フ
リツプフロツプ26に“0”が記憶された場合にはイン
バータ31及ひナンド回路32から出力される制御信号
I1,I2が“0”となり、アンド回路9.1”Oのゲ
ートが閉じて10分桁カウンタ6及び時間カウンタ7へ
の前段カウンタからの入力が禁止される。
この際ナンド回路33の出力は“1”信号状態に保持さ
れてアンド回路8のゲートが開かれているので、1分桁
カウンタ5のカウント動作は1丁常に行われている。
れてアンド回路8のゲートが開かれているので、1分桁
カウンタ5のカウント動作は1丁常に行われている。
しかして、上記10分桁カウンタ6のカウントアップ動
作によりその内容が正しい時刻に一致した時点でスイッ
チSaを瞬時的に閉成操作する。
作によりその内容が正しい時刻に一致した時点でスイッ
チSaを瞬時的に閉成操作する。
スイッチSaが操作されると前記したようにクロックパ
ルスφに同期してフリツブフロップ35に“1”信号が
読込まれ、そのQ側出力端から出力される“1”信号が
カウンク24にクロツク信号として送られる。
ルスφに同期してフリツブフロップ35に“1”信号が
読込まれ、そのQ側出力端から出力される“1”信号が
カウンク24にクロツク信号として送られる。
この結果カウンタ24の内容がカウントアップし、フリ
ツプフロツプ25.26に“1”信号が読込まれてぞの
Q倶1出力が何れも“1”となりアンド回路29が指定
される。
ツプフロツプ25.26に“1”信号が読込まれてぞの
Q倶1出力が何れも“1”となりアンド回路29が指定
される。
従って2秒信号発生回路39から出力される2秒信号が
アンド回路29を介して1分桁カウンタ5に送られ、こ
のカウンタ5の内容が“1”ずつカウントアップされる
。
アンド回路29を介して1分桁カウンタ5に送られ、こ
のカウンタ5の内容が“1”ずつカウントアップされる
。
また、フリツプフロツプ25.26に“1”信号が記憶
されるさインバータ31及びナンド回路32,33から
出力される制御信号I1〜■3が“0”となってアンド
回路8〜10のゲートが閉じ、1分桁カウンタ5,10
分桁カウンタ6、時間カウンタ7に対する前段カウンタ
からの入力が禁止される。
されるさインバータ31及びナンド回路32,33から
出力される制御信号I1〜■3が“0”となってアンド
回路8〜10のゲートが閉じ、1分桁カウンタ5,10
分桁カウンタ6、時間カウンタ7に対する前段カウンタ
からの入力が禁止される。
しかして、1分桁カウンタ5のカウントアップにより、
その内容が正しい時刻より1分進んだ状態となった際に
スイッチSaを瞬時的に閉成ずる。
その内容が正しい時刻より1分進んだ状態となった際に
スイッチSaを瞬時的に閉成ずる。
スイッチSaを操作するとクロックバルスφに同期して
フリツプフロツプ35に“1”信号が読込まれ、そのQ
側出力端から出力される“1”信号がカウンタ24にク
ロツク信号として送られる。
フリツプフロツプ35に“1”信号が読込まれ、そのQ
側出力端から出力される“1”信号がカウンタ24にク
ロツク信号として送られる。
この結果カウンク24の内容がカウントアップし、フリ
ツブフロツプ25に“0”フリツプフロツプ26に“1
”信号が読込まれ、アンド回路30が指定される。
ツブフロツプ25に“0”フリツプフロツプ26に“1
”信号が読込まれ、アンド回路30が指定される。
従ってアンド回路30から秒クリア信号が出力されて分
周回路3及び秒カウンタ4がクリアされる。
周回路3及び秒カウンタ4がクリアされる。
この状態で表示部12における時刻表示が正しい時刻に
一致するまで待ち、時刻の秒単位がO秒に達した時点で
スイッチSaを操作する。
一致するまで待ち、時刻の秒単位がO秒に達した時点で
スイッチSaを操作する。
スイッチSaの操作によってフリップフロツプ35にク
ロックパルスφに同期して“1”信号が読込まれ、その
Q側出力端から出力される“1”信号がクロツク信号と
してカウンタ24に送られる。
ロックパルスφに同期して“1”信号が読込まれ、その
Q側出力端から出力される“1”信号がクロツク信号と
してカウンタ24に送られる。
この結果カウンタ24の内容は最初の状態に戻り、フリ
ップフロツプ25.26の記憶内容が共に“0”となっ
てアンド回路34から“1”信号が出力され、アンド回
路37に加えられる。
ップフロツプ25.26の記憶内容が共に“0”となっ
てアンド回路34から“1”信号が出力され、アンド回
路37に加えられる。
また、この時点ではフリップフロツブ35のQ側出力端
から出力される“1”信号及びフリツブフロップ36の
Q側出力端から出力される“1”信号がアンド回路37
に与えられている。
から出力される“1”信号及びフリツブフロップ36の
Q側出力端から出力される“1”信号がアンド回路37
に与えられている。
このため次のクロックパルスφが与えられるとアンド回
路37の論理条件が成立し、アンド回路37から“1”
信号が出力されてフリツプフロツプ23がリセットされ
る。
路37の論理条件が成立し、アンド回路37から“1”
信号が出力されてフリツプフロツプ23がリセットされ
る。
このフリツブフロツプ23がリセットすることによって
アンド回路27〜30のゲートが閉じ、修正信号の出力
が禁止されると共に、インバータ31及びナンド回路3
2,33から出力される制御信号I1〜■3が全て“1
”となる。
アンド回路27〜30のゲートが閉じ、修正信号の出力
が禁止されると共に、インバータ31及びナンド回路3
2,33から出力される制御信号I1〜■3が全て“1
”となる。
従ってアンド回路8〜10のゲー1へが開かれ、計時部
1内の分周回路3及び各カウンタ4〜7は全て正常動作
を開始する。
1内の分周回路3及び各カウンタ4〜7は全て正常動作
を開始する。
以上で時刻修正操作を終了する。
また、上記修市操作の途中で修正を中止した場合にはス
イッチSbを操作する。
イッチSbを操作する。
例えば「時」単位に対する時間カウンタ7の修正のみが
必要で、以下の分及び秒に対する修正を必要としない場
合には、時間カウンタ7の修正を終了した時点でスイッ
チsbを操作する。
必要で、以下の分及び秒に対する修正を必要としない場
合には、時間カウンタ7の修正を終了した時点でスイッ
チsbを操作する。
スイッチsbを操作するとクロックパルスφに同期して
フリツプフロツプ21がセットされ、そのセット出力に
よってフリツプフロツプ23が反転し、Q側出力端から
出力される信号が“0”となる。
フリツプフロツプ21がセットされ、そのセット出力に
よってフリツプフロツプ23が反転し、Q側出力端から
出力される信号が“0”となる。
この結果アンド回路27〜30のゲートが閉じ、修正信
号の出力が禁止されると共にインバータ31及びナンド
回路32 .33から出力される制御信号■1〜■3が
全て“1”となる。
号の出力が禁止されると共にインバータ31及びナンド
回路32 .33から出力される制御信号■1〜■3が
全て“1”となる。
従って計時部1はスイッチsbが操作された時点から計
時動作を再開する。
時動作を再開する。
また、−ト紀フリツプフロツブ21から出力される“1
”信号はカウンタ24のリセット端子Hに送られ、カウ
ンタ24をリセットするので、全て最初の状態に戻る。
”信号はカウンタ24のリセット端子Hに送られ、カウ
ンタ24をリセットするので、全て最初の状態に戻る。
また、時間カウンタ7以外のカウンタ内容を修正してい
る場合でもスイッチsbを操作することによって直ちに
修正動作を終了することができる。
る場合でもスイッチsbを操作することによって直ちに
修正動作を終了することができる。
なお、本発明の一実施例として、時、分、秒の各桁の修
正装置さして説明したが、これに限らず、月、日、曜日
の各桁の修正装置にも応用できる。
正装置さして説明したが、これに限らず、月、日、曜日
の各桁の修正装置にも応用できる。
例えば、通常は時、分、秒の時刻を表示して、切替え手
段によって、月、日、曜Hの暦に切替え表示し、その内
容を修正する方法である。
段によって、月、日、曜Hの暦に切替え表示し、その内
容を修正する方法である。
切替え手段として、別個のスイッチを設けてもよいが、
ここでは時刻修正スイッチSaを利用する。
ここでは時刻修正スイッチSaを利用する。
しかして、スイッチSaだけを操作した時にだけ時刻表
示から暦表示に表示内容が切替わる。
示から暦表示に表示内容が切替わる。
そこで暦の月、日、曜日の各桁を修正したい場合には、
スイッチSaが操作されている間にスイッチsbが操作
されることによって、月の桁の修正が開始される。
スイッチSaが操作されている間にスイッチsbが操作
されることによって、月の桁の修正が開始される。
再び、スイッチSaを順次操作すれば、日、曜日の各桁
の順に従って、修正されて行くが、例えば、月の桁のみ
の修正で暦の内容の修正を終了じたい場合に、スイッチ
sbを操作すれば、月のみ修正で暦の内容の修正動作が
完了すると共に、正常な動作が開始される。
の順に従って、修正されて行くが、例えば、月の桁のみ
の修正で暦の内容の修正を終了じたい場合に、スイッチ
sbを操作すれば、月のみ修正で暦の内容の修正動作が
完了すると共に、正常な動作が開始される。
なお、暦表示から時刻表示に、表示内容を戻したい時に
は、いつでもスイッチSaを操作すれば表示内容が切替
わる。
は、いつでもスイッチSaを操作すれば表示内容が切替
わる。
また、時刻修正を行っている時には、時間カウンタから
暦の各カウンタへの出力は制御されていることは勿論で
ある。
暦の各カウンタへの出力は制御されていることは勿論で
ある。
要は、本発明の要旨を逸脱しない範囲で種々の変更が可
能であることは言うまでもない。
能であることは言うまでもない。
以上述べたように、本発明の電子時計装置は通常の計時
状態と時刻修正状態との切替えを行なうための第1のス
イッチ手段の最初の操作によりセットされて修正手段に
よる修正を可能とし、且つ2度目の操作によりセットさ
れて前記修正手段による修正を禁止して通常の計時状態
に復帰させる修正制御記憶回路と、この記憶回路がセッ
トされた際には複数の計数記憶部のうちの所定の計数記
憶部が計数記憶部指定手段によって指定されるように、
前記計数記憶部指定手段を前記第1のスイッチ手段の操
作に応動して所定の指定状態に設定する初期指定状態設
定手段とを設け、前記第1のスイッチ手段の操作で通常
の計時状態から時刻修正状態に切換えた際には前記所定
の計数記憶部が自動的に指定され、前記所定の計数記憶
部以外の計数記憶部は第2のスイッチ手段の操作によっ
て順次指定されるようにしたものであるから、修正頻度
の高い計数記憶部の修正を第1のスイッチ手段による時
刻修正状態への切替えと修正手段だけで行なうことがで
き、またいずれの計数記憶部の修正であってもその修正
が完了した時点で第1のスイッチ手段を再度操作するこ
とにより時刻修正を中止して通常の計時状態に復帰させ
ることができる。
状態と時刻修正状態との切替えを行なうための第1のス
イッチ手段の最初の操作によりセットされて修正手段に
よる修正を可能とし、且つ2度目の操作によりセットさ
れて前記修正手段による修正を禁止して通常の計時状態
に復帰させる修正制御記憶回路と、この記憶回路がセッ
トされた際には複数の計数記憶部のうちの所定の計数記
憶部が計数記憶部指定手段によって指定されるように、
前記計数記憶部指定手段を前記第1のスイッチ手段の操
作に応動して所定の指定状態に設定する初期指定状態設
定手段とを設け、前記第1のスイッチ手段の操作で通常
の計時状態から時刻修正状態に切換えた際には前記所定
の計数記憶部が自動的に指定され、前記所定の計数記憶
部以外の計数記憶部は第2のスイッチ手段の操作によっ
て順次指定されるようにしたものであるから、修正頻度
の高い計数記憶部の修正を第1のスイッチ手段による時
刻修正状態への切替えと修正手段だけで行なうことがで
き、またいずれの計数記憶部の修正であってもその修正
が完了した時点で第1のスイッチ手段を再度操作するこ
とにより時刻修正を中止して通常の計時状態に復帰させ
ることができる。
従って、本発明によれは、スイッチ数が少なく且つ修正
操作の簡略化された電子時計装置を提供し得るものであ
る。
操作の簡略化された電子時計装置を提供し得るものであ
る。
第1図は本発明の一実施例を示す構成図、第2図は同実
施例における制御回路の詳細を示す構成図、第3図は第
1図における2秒信号発生回路の動作を説明するための
タイミングチャートである。 1・・・・・・計時部、11・・・・・・デコーダ・ド
ライバ、12・・・・・・表示部、13・・・・・・制
御回路、23・・・・・・T形フリツプフロップ回路、
24・・・・・・ジョンソン・カウンタ、25.26,
35.36.40・・・・・・フリップフロツブ回路、
Sa・・・・・・時刻修正スイッチ、Sb・・・・・・
修市制御スイッチ。
施例における制御回路の詳細を示す構成図、第3図は第
1図における2秒信号発生回路の動作を説明するための
タイミングチャートである。 1・・・・・・計時部、11・・・・・・デコーダ・ド
ライバ、12・・・・・・表示部、13・・・・・・制
御回路、23・・・・・・T形フリツプフロップ回路、
24・・・・・・ジョンソン・カウンタ、25.26,
35.36.40・・・・・・フリップフロツブ回路、
Sa・・・・・・時刻修正スイッチ、Sb・・・・・・
修市制御スイッチ。
Claims (1)
- 1 少なくとも時及び分を含む時刻情報を時刻中位別に
計数記憶する複数の計数記憶部と、刻時信号を計数する
通常の計時状態と時刻修正状態との切換えを行なうため
の第1のスイッチ手段と、前記複数の計数記憶部の中か
ら所望の泪数記憶部を選択するための第2のスイッチ手
段と、この第2のスイッチ手段の操作により前記複数の
計数記憶部を予じめ定められた順序で択一的に指定する
計数記憶部指定手段と、この指定手段によって指定され
た計数記憶部の内容を修正する修正手段とを備えた電子
時計装置に於で、前記第1のスイッチ手段の最初の操作
によってセットされて前記修正手段による修正を可能に
し、且つ2度目の操作によってリセツトされ前記修正手
段による修正を禁止して通常の計時状態に復帰させる修
正制御記憶回路と、この記憶回路がセットされた際には
前記複数の計数記憶部のうち所定の計数記憶部が前記指
定手段によって指定されるように、前記指定手段を前記
第1のスイッチ手段の操作に応動して所定の指定状態に
設定する初期指定状態設定手段とを設け、前記第1のス
イッチ手段の操作で通常の計時状態から時刻修正状態に
切替えた際には前記所定の計数記憶部が自動的に指定さ
れ、前記所定の計数記憶部以外の計数記憶部は前記第2
のスイッチ手段の操作によって順次指定されるようにし
たことを特徴とする電子時計装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50111835A JPS581754B2 (ja) | 1975-09-16 | 1975-09-16 | 電子時計装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50111835A JPS581754B2 (ja) | 1975-09-16 | 1975-09-16 | 電子時計装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5235675A JPS5235675A (en) | 1977-03-18 |
| JPS581754B2 true JPS581754B2 (ja) | 1983-01-12 |
Family
ID=14571355
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50111835A Expired JPS581754B2 (ja) | 1975-09-16 | 1975-09-16 | 電子時計装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS581754B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5219977B2 (ja) * | 1972-04-13 | 1977-05-31 | ||
| JPS5219978B2 (ja) * | 1972-04-17 | 1977-05-31 |
-
1975
- 1975-09-16 JP JP50111835A patent/JPS581754B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5235675A (en) | 1977-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3852950A (en) | Electronic timepiece | |
| US4283784A (en) | Multiple time zone, alarm and user programmable custom watch | |
| JPS5911878B2 (ja) | デジタル電子時計 | |
| US4023345A (en) | Electronic timepiece | |
| US4185453A (en) | Time setting and correcting circuit for electronic timepieces | |
| JPS6361631B2 (ja) | ||
| JPS581754B2 (ja) | 電子時計装置 | |
| US4128991A (en) | Electronic digital watch | |
| JPS6037437B2 (ja) | カレンダ表示装置 | |
| JPS5916868Y2 (ja) | カレンダ−表示電子時計 | |
| JPS6133391B2 (ja) | ||
| JPS6149630B2 (ja) | ||
| JPS5832354B2 (ja) | 計数機能を有する電子腕時計 | |
| JPS6133149B2 (ja) | ||
| JPS6120174B2 (ja) | ||
| JPS6342238B2 (ja) | ||
| JPS6138428B2 (ja) | ||
| JPH041515Y2 (ja) | ||
| JPS6233554B2 (ja) | ||
| JPS6052395B2 (ja) | 時計装置 | |
| US4173117A (en) | Electronic timepiece | |
| JPS587193B2 (ja) | トケイソウチ | |
| JPS5944649B2 (ja) | タイマ回路 | |
| JPS625675Y2 (ja) | ||
| JPS6110227Y2 (ja) |