JPS5817632A - Ｉｃチツプの選別方法 - Google Patents
Ｉｃチツプの選別方法Info
- Publication number
- JPS5817632A JPS5817632A JP56115904A JP11590481A JPS5817632A JP S5817632 A JPS5817632 A JP S5817632A JP 56115904 A JP56115904 A JP 56115904A JP 11590481 A JP11590481 A JP 11590481A JP S5817632 A JPS5817632 A JP S5817632A
- Authority
- JP
- Japan
- Prior art keywords
- chips
- wafer
- wafer map
- map
- sorting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W46/00—Marks applied to devices, e.g. for alignment or identification
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W46/00—Marks applied to devices, e.g. for alignment or identification
- H10W46/501—Marks applied to devices, e.g. for alignment or identification for use before dicing
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はＩＣチップの選別方法に係り、ウェハー上のＩ
Ｃの試験結果にもとづいて、分離後のＩＣチップの選別
を行なう時の方法に関するものである０ 半導体ＩＣチップは通常、一枚の半導体ウェハー上に数
百側同時に形成され、切断して個々に分離される。そし
て良品のチップのみをと９出してパッケージ内に収容し
半導体装置として完成する。
Ｃの試験結果にもとづいて、分離後のＩＣチップの選別
を行なう時の方法に関するものである０ 半導体ＩＣチップは通常、一枚の半導体ウェハー上に数
百側同時に形成され、切断して個々に分離される。そし
て良品のチップのみをと９出してパッケージ内に収容し
半導体装置として完成する。
この良品チップの選別社、ウェハー上にＩＣを形成した
後に行なう目視試験、プローブ試験等の結果にもとづい
て行なわれる。すなわち未だ分離されないつ、バーのＩ
Ｃを試験しその結果をウェハーマツプに記録し、その配
録にもとづいて分離後のＩＣチップの選別を行なう。
後に行なう目視試験、プローブ試験等の結果にもとづい
て行なわれる。すなわち未だ分離されないつ、バーのＩ
Ｃを試験しその結果をウェハーマツプに記録し、その配
録にもとづいて分離後のＩＣチップの選別を行なう。
ここでウェハーマツプへの結果の記録及び、選別時のＩ
Ｃチップとウェハーマツプとの対応について、従来例に
そって説明する。
Ｃチップとウェハーマツプとの対応について、従来例に
そって説明する。
第１図は従来例を説明するための平面図で、１はウェハ
ー、２が各ＩＣで、スクライプライン３にそって後に切
断されるものである。従来では、通常ウニノー−の中心
には、位置合せ用のセンターパターン４が形成されるこ
とを利用し、そこを中心としてＸ方向、Ｙ方向の座標を
決めて行なっていえ。
ー、２が各ＩＣで、スクライプライン３にそって後に切
断されるものである。従来では、通常ウニノー−の中心
には、位置合せ用のセンターパターン４が形成されるこ
とを利用し、そこを中心としてＸ方向、Ｙ方向の座標を
決めて行なっていえ。
すなわちまず試験の時、センターパターン４を座標（０
１０）として位置合せを行ない、次に所定のＩ Ｃ２’
のところまで移動する。ここで移動するとは、試験装置
が注目するＩＣの位置まで移動するということを意味す
る。その後Ｉ Ｃ２’から例えば列方向に移動し、順次
試験をしていく。そしてつ、バーマツプ上でも同様に各
座標に対応する領域を有し、前記試験結果を対応する座
標の領域に記録していく。
１０）として位置合せを行ない、次に所定のＩ Ｃ２’
のところまで移動する。ここで移動するとは、試験装置
が注目するＩＣの位置まで移動するということを意味す
る。その後Ｉ Ｃ２’から例えば列方向に移動し、順次
試験をしていく。そしてつ、バーマツプ上でも同様に各
座標に対応する領域を有し、前記試験結果を対応する座
標の領域に記録していく。
次に各ＩＣチップに分離する。その際通常、ウェハーを
スクラブした時各ＩＣチップは分離するものの、依然と
してウェハ一時と同様に近接して整然と並んでいる。そ
こで今度はウエノ１−マツプの座標と試験結果をもとに
して、再度センターノ（ターン４を中心とする座標に従
って対応するＩＣチップを選別する。
スクラブした時各ＩＣチップは分離するものの、依然と
してウェハ一時と同様に近接して整然と並んでいる。そ
こで今度はウエノ１−マツプの座標と試験結果をもとに
して、再度センターノ（ターン４を中心とする座標に従
って対応するＩＣチップを選別する。
すなわちウェハーマツプとＩＣチップとの対応関係は、
センターパターン４を中心とする座標により行なわれる
ものである。しかしながらこのような方法では次のよう
な欠点があった。
センターパターン４を中心とする座標により行なわれる
ものである。しかしながらこのような方法では次のよう
な欠点があった。
まず、座標はセンターパターン４を基準としているため
、試験時において前述した試験装置のウェハー上の移動
で、何らかの要因で座標ずれが−たび起こると、全ての
ＩＣチップに影響が与び、もはやウェハーマツプとＩＣ
チップとの対応がとれまく々る〇 またつ、バーが試験前に割れてセンターパターン４が存
在し々いような場合、もはや座標を設定することができ
ず割れウェハー内の正常ＩＣチップを救済することがで
きなくなる。
、試験時において前述した試験装置のウェハー上の移動
で、何らかの要因で座標ずれが−たび起こると、全ての
ＩＣチップに影響が与び、もはやウェハーマツプとＩＣ
チップとの対応がとれまく々る〇 またつ、バーが試験前に割れてセンターパターン４が存
在し々いような場合、もはや座標を設定することができ
ず割れウェハー内の正常ＩＣチップを救済することがで
きなくなる。
本発明は上記従来の欠点を除去することを目的とし、そ
の特徴は、ウェハー表面に複数個のＩＣを形成し、各Ｉ
Ｃの試験を行ない良、不良の試験結果をウェハーマツプ
に記録し、該ウェハーを切断してＩＣチップに分離後肢
試験結果によシ良品。
の特徴は、ウェハー表面に複数個のＩＣを形成し、各Ｉ
Ｃの試験を行ない良、不良の試験結果をウェハーマツプ
に記録し、該ウェハーを切断してＩＣチップに分離後肢
試験結果によシ良品。
不良品の選別を行なうＩＣチップ選別方法において、該
ウニ／Ｓ−マツプが前記ＩＣの各列毎の領域を有し、該
試験時に、各列の先頭のＩＣにマーキングを行い且つ該
ウニノー−マツプの列領域の先頭にマーキング情報を記
録し、以後のＩＣに対し前記試験結果を該列領域に順次
記録するようにし、咳選別時に、該ウエノ１−マツプの
マーキング情報とマーキングを行ったＩＣとで同期をと
りなが呟該ウェハーマツプの試験結果をもとにＩＣチッ
プの選別を順次行なうようＫしたことにある。
ウニ／Ｓ−マツプが前記ＩＣの各列毎の領域を有し、該
試験時に、各列の先頭のＩＣにマーキングを行い且つ該
ウニノー−マツプの列領域の先頭にマーキング情報を記
録し、以後のＩＣに対し前記試験結果を該列領域に順次
記録するようにし、咳選別時に、該ウエノ１−マツプの
マーキング情報とマーキングを行ったＩＣとで同期をと
りなが呟該ウェハーマツプの試験結果をもとにＩＣチッ
プの選別を順次行なうようＫしたことにある。
以下本発明の一実施例を図面に従って詳述する０第２図
は本実施例を説明する丸めのウエノ・−１の平面図、第
３図は同つエノ１−マツプ図である。
は本実施例を説明する丸めのウエノ・−１の平面図、第
３図は同つエノ１−マツプ図である。
本実施例では、従来のようなＸ、 Ｙ座標を利用せず、
各列の先頭のＩＣに例えばインクを付ける等のマーキン
グを行いかつウエノ・−マツプ上にもマーキング情報ｉ
記録し、選別時にそれらを基に各列毎に対応をとること
によシ従来の欠点を防止している０ 以下さらに詳述する。
各列の先頭のＩＣに例えばインクを付ける等のマーキン
グを行いかつウエノ・−マツプ上にもマーキング情報ｉ
記録し、選別時にそれらを基に各列毎に対応をとること
によシ従来の欠点を防止している０ 以下さらに詳述する。
（１）試験時、試験装置のウエノＳ−１上の移動を例え
ば１２図中７のように行なう０そして各列の先頭ＩＣ５
にマーキングを行なう。それと同時につ、バーマツプに
は第３図の如くマーキング情報Ｍを記録する。そして同
じ列のＩＣに対し順次試験を行いその試験結果（Ｐ（良
品）がＦ（不良品））をウェハーマツプに順次記録する
０１つの列が終り、次の列に移ると再び先頭ＩＣ５にマ
ーキングを行ないウエノ１−マツプに記録する。
ば１２図中７のように行なう０そして各列の先頭ＩＣ５
にマーキングを行なう。それと同時につ、バーマツプに
は第３図の如くマーキング情報Ｍを記録する。そして同
じ列のＩＣに対し順次試験を行いその試験結果（Ｐ（良
品）がＦ（不良品））をウェハーマツプに順次記録する
０１つの列が終り、次の列に移ると再び先頭ＩＣ５にマ
ーキングを行ないウエノ１−マツプに記録する。
このように各列毎にマーキングとウエノ・−マツプへの
マーキング情報書込みを行なう。なおここでいうウェハ
ーマツプとけ例えばメモリの領域上のことを示す。
マーキング情報書込みを行なう。なおここでいうウェハ
ーマツプとけ例えばメモリの領域上のことを示す。
（２）選別時、ウェノ１−を切断しＩＣチップに分離す
る。その後ＩＣチップの覗別をする時、選別装置を試験
時と同様第２図中７の如く移動させる。そして選別装置
がマーキングしたＩＣチップ５を検出した時、その°Ｉ
Ｃチップの位置とウェハーマツプ上のマーキ・ング情報
部分とを対応づけて同期をとる。そしてその列について
ウエバーマツプ上の試験結果により順次ＩＣチップを選
別する。
る。その後ＩＣチップの覗別をする時、選別装置を試験
時と同様第２図中７の如く移動させる。そして選別装置
がマーキングしたＩＣチップ５を検出した時、その°Ｉ
Ｃチップの位置とウェハーマツプ上のマーキ・ング情報
部分とを対応づけて同期をとる。そしてその列について
ウエバーマツプ上の試験結果により順次ＩＣチップを選
別する。
以上の如くすることＫよシ、例えば試験装置や選別装置
の移動時にずれたとしてもそめ影響は同一列にのみしか
及ばず、他の列には影響がなく、誤りを景小限におさえ
ることができる。
の移動時にずれたとしてもそめ影響は同一列にのみしか
及ばず、他の列には影響がなく、誤りを景小限におさえ
ることができる。
試験前においてウェハーが割れてセンターパターン４が
なくても利用可能である◎各列毎にアドレスをカウント
していくので従来のＸ、 Ｙ座標に比して周辺装置が簡
単である。
なくても利用可能である◎各列毎にアドレスをカウント
していくので従来のＸ、 Ｙ座標に比して周辺装置が簡
単である。
通常ウェハー周辺に形成されるＩＣチップ社歩留）が悪
いのでマーキング用として利用してもさほど整置はない
。またその個数も各列に１個である丸め、例えば２００
０個程度程度ＣＥ対しマーキング用はせいぜい５０個程
度にすぎないＯ 以上説明したように本発明によればＩＣの選別の自動化
に際して非常に有効である。
いのでマーキング用として利用してもさほど整置はない
。またその個数も各列に１個である丸め、例えば２００
０個程度程度ＣＥ対しマーキング用はせいぜい５０個程
度にすぎないＯ 以上説明したように本発明によればＩＣの選別の自動化
に際して非常に有効である。
第１図は従来例を説明するための図、第２図は本発明の
一実施例を説明するための図、第３図は同ウェハーマツ
プを説明するための図である。 図中、１けつ！”−，２は’ＩＣ（ＩＣｆ）プ）。 ５は各列先頭のＩＣ（ＩＣチップ）である。 第 ３ 図
一実施例を説明するための図、第３図は同ウェハーマツ
プを説明するための図である。 図中、１けつ！”−，２は’ＩＣ（ＩＣｆ）プ）。 ５は各列先頭のＩＣ（ＩＣチップ）である。 第 ３ 図
Claims (1)
- ウェハー表面に複数個のＩＣを形成し、各ＩＣの試験を
行ない良、不良の試験結果をウェハーマツプに記録し、
該ウェハーを切断してＩＣチップに分離後肢試験結果に
より良品、不良品の選別を行なうＩＣチップ選別方法に
おいて、該ウェハーマツプが前記ＩＣの各列毎の領域を
有し、誼試験時に、各列先頭のＩＣにマーキングを行い
且つ該ウェハーマツプの列領域の先頭にマーキング情報
を記録し、以後のＩＣに対し前記試験結果を該列領域に
順次２録するようにし、該選別時に、該ウェハーマツプ
のマーキング情報とマーキングを行つたＩＣとで同期を
と如ながら、該ウェハーマツプの試験結果をもとにＩＣ
チップの選別を順次行なうようにしたことを特徴とする
ＩＣチップ選別方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56115904A JPS5817632A (ja) | 1981-07-24 | 1981-07-24 | Ｉｃチツプの選別方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56115904A JPS5817632A (ja) | 1981-07-24 | 1981-07-24 | Ｉｃチツプの選別方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5817632A true JPS5817632A (ja) | 1983-02-01 |
Family
ID=14674081
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56115904A Pending JPS5817632A (ja) | 1981-07-24 | 1981-07-24 | Ｉｃチツプの選別方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5817632A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60103639A (ja) * | 1983-11-10 | 1985-06-07 | Telmec Co Ltd | ウエハチツプの選別方法 |
| EP0630048A1 (en) * | 1993-06-10 | 1994-12-21 | Xilinx, Inc. | Method of testing dice |
| SG99277A1 (en) * | 1998-02-05 | 2003-10-27 | Texas Instr Singapore Pte Ltd | Partial semionductor wafer processing with multiple cuts of random sizes |
| CN111816599A (zh) * | 2020-07-14 | 2020-10-23 | 长江存储科技有限责任公司 | 晶粒定位器及晶粒的定位方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5389676A (en) * | 1977-01-19 | 1978-08-07 | Hitachi Ltd | Extracting method for non-defective or defective semiconductor pelletsbased on memory means |
-
1981
- 1981-07-24 JP JP56115904A patent/JPS5817632A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5389676A (en) * | 1977-01-19 | 1978-08-07 | Hitachi Ltd | Extracting method for non-defective or defective semiconductor pelletsbased on memory means |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60103639A (ja) * | 1983-11-10 | 1985-06-07 | Telmec Co Ltd | ウエハチツプの選別方法 |
| EP0630048A1 (en) * | 1993-06-10 | 1994-12-21 | Xilinx, Inc. | Method of testing dice |
| SG99277A1 (en) * | 1998-02-05 | 2003-10-27 | Texas Instr Singapore Pte Ltd | Partial semionductor wafer processing with multiple cuts of random sizes |
| CN111816599A (zh) * | 2020-07-14 | 2020-10-23 | 长江存储科技有限责任公司 | 晶粒定位器及晶粒的定位方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6021380A (en) | Automatic semiconductor wafer sorter/prober with extended optical inspection | |
| KR20020010585A (ko) | 반도체 장치의 제조 방법 및 그것을 사용하여 제조된반도체 장치 | |
| WO1998001745A9 (en) | Automatic semiconductor wafer sorter/prober with extended optical inspection | |
| US6830941B1 (en) | Method and apparatus for identifying individual die during failure analysis | |
| ATE125386T1 (de) | Verfahren und vorrichtung zum internen paralleltest von halbleiterspeichern. | |
| JPS5817632A (ja) | Ｉｃチツプの選別方法 | |
| US3847284A (en) | Magnetic tape die sorting system | |
| US6262586B1 (en) | Probing method and apparatus utilizing an optimal probing mode | |
| JPS61171147A (ja) | ウエハマツプの座標点検方法 | |
| JPH0574878A (ja) | ウエーハの試験方法 | |
| JPS60103639A (ja) | ウエハチツプの選別方法 | |
| JPS59136942A (ja) | 良品チツプ選別装置 | |
| JPS6279640A (ja) | ウエハプロ−バ装置 | |
| JPS6247142A (ja) | 半導体装置のマ−キング法 | |
| JPH0195529A (ja) | ウエーハのテスト方法 | |
| JP2001210682A (ja) | 半導体選別装置 | |
| JPH10339943A (ja) | 半導体装置の製造方法 | |
| JPS58215049A (ja) | ウエハ−マ−ク方法 | |
| JPS61100941A (ja) | 半導体素子の検査データ分析装置 | |
| JPH0429350A (ja) | 半導体テスト方法 | |
| JPH0312463B2 (ja) | ||
| JPH0463453A (ja) | 半導体のテスト装置 | |
| JPS62152138A (ja) | 半導体装置の製造方法 | |
| JPS6010744A (ja) | 半導体ウエ−ハ試験方法 | |
| CN114551270A (zh) | 晶圆上器件的测试方法 |