JPS6010744A - 半導体ウエ−ハ試験方法 - Google Patents
半導体ウエ−ハ試験方法Info
- Publication number
- JPS6010744A JPS6010744A JP58119598A JP11959883A JPS6010744A JP S6010744 A JPS6010744 A JP S6010744A JP 58119598 A JP58119598 A JP 58119598A JP 11959883 A JP11959883 A JP 11959883A JP S6010744 A JPS6010744 A JP S6010744A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- elements
- defective
- semiconductor
- boundary line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
この発明は半導体クエーハに縦横配列で形成された多数
の半導体素子の特性の良否を調べる試験方法に関し、詳
しくは半導休りエーハにおける半導体素子の良品分布領
域と不良品分布領域を検知す今ための方法に関する。
の半導体素子の特性の良否を調べる試験方法に関し、詳
しくは半導休りエーハにおける半導体素子の良品分布領
域と不良品分布領域を検知す今ための方法に関する。
（ロ）従来技術
牛辱体りエーハに多数形成された半導体素子の特性の良
・不良分布は半導体クエーハの中央部に良品が多く周辺
部に不良品が多くなる分布を呈するのが一般的である。
・不良分布は半導体クエーハの中央部に良品が多く周辺
部に不良品が多くなる分布を呈するのが一般的である。
このような良−不良分布は半導体クエーハの結晶構造が
中央部で擾れ、周辺部で劣るといった様々な原因で起シ
、良品分布領域と不良品分布領域の境界は同一種類の半
導体クエーハであっても／枚／枚毎に若干具なる。その
ため半導体素子の特性測定を従来は７枚の半導体クエー
ハの全数の半導体素子に対して７個ずつ順次に行ってい
る。１例えば第１因に示すよう（７枚の半導休りエーハ
（以下クエーハと称す）（１）に直交するＸ−Ｙ方向の
格Ｔ状の配列で形成された多数の半導体素子（以下素子
と称す） （２１、＋２１・・・に対し、先ずウェーハ
（１１の図面左端の一列の全素子（２）、（２）・・・
の特性測定を順次に行い、この−列の測定が完了すると
その隣シの一列の全素子（２１（２１・・・を順次に測
定し、これを繰シ返してジグザグ状にウェーハ１１＋の
全素子＋２１ ＋２１・・・の特性を測定し、不良品忙
はその表面に不良マークを付していた。
中央部で擾れ、周辺部で劣るといった様々な原因で起シ
、良品分布領域と不良品分布領域の境界は同一種類の半
導体クエーハであっても／枚／枚毎に若干具なる。その
ため半導体素子の特性測定を従来は７枚の半導体クエー
ハの全数の半導体素子に対して７個ずつ順次に行ってい
る。１例えば第１因に示すよう（７枚の半導休りエーハ
（以下クエーハと称す）（１）に直交するＸ−Ｙ方向の
格Ｔ状の配列で形成された多数の半導体素子（以下素子
と称す） （２１、＋２１・・・に対し、先ずウェーハ
（１１の図面左端の一列の全素子（２）、（２）・・・
の特性測定を順次に行い、この−列の測定が完了すると
その隣シの一列の全素子（２１（２１・・・を順次に測
定し、これを繰シ返してジグザグ状にウェーハ１１＋の
全素子＋２１ ＋２１・・・の特性を測定し、不良品忙
はその表面に不良マークを付していた。
（ハ）発明が解決しようとする問題点
上記素子の特性測定を効率良く行う方法として、図示し
ないが７台のテスターと２台のプローパラ使い、２枚の
ウェーハの各７個ずつの素子の特性測定を交互に連続し
て行う択一測定法や、２枚のウェーハの各７個ずつの素
子の特性測定を同時に行う並列測定法などが実施されて
いる。しかし乍ら、７枚のウェーハの全素子に対して個
々に特性測定するため、クエーハ／枚当シの測定時間が
どうしても長くなる傾向にあった。特にダイオードのよ
うに素子寸法が小さいクエーハ／枚当シの素子数が数万
個と多いものにおいては上記択一測定法や並列測定法で
効率良くやっても少、くとも全素子の測定には７時間以
上かかつていた。
ないが７台のテスターと２台のプローパラ使い、２枚の
ウェーハの各７個ずつの素子の特性測定を交互に連続し
て行う択一測定法や、２枚のウェーハの各７個ずつの素
子の特性測定を同時に行う並列測定法などが実施されて
いる。しかし乍ら、７枚のウェーハの全素子に対して個
々に特性測定するため、クエーハ／枚当シの測定時間が
どうしても長くなる傾向にあった。特にダイオードのよ
うに素子寸法が小さいクエーハ／枚当シの素子数が数万
個と多いものにおいては上記択一測定法や並列測定法で
効率良くやっても少、くとも全素子の測定には７時間以
上かかつていた。
に）問題点を解決するための手段
本発明は通常のウェーハは中央部に良品素子が連続的に
分布し、周辺部に不良品素子が連続的に分布している現
状に鑑みてなされたもので、上記問題点の解決手段とし
てウェーハ上の中央部と周辺部の素子良品分布の境界線
をソフトウェア的に検知する次の手段を提供する。即ち
、ウェーハ上の良品分布領域内にある所望の１つの素子
を測定開始の基点として定め、この基点を含むウェーハ
上のＹ軸（或ｉ、ｊ： Ｘ １ｉｌＥＩＩ）方向の一列
の素子例において、先ず基点から十分に離れた７つの素
子の尺舎を検索してその結果から次の離れた７つの素子
の良否を検索する如く飛び飛びに且つ順次飛けす距離を
縮めて７つの素子列の素子の良否を選択的に順次検索し
て素子列にある前記境界線を検知し、この動作を別の
１各素子列毎に順次行って最終的に境界線の全体を探索
検知する方法である。このようにウェーハにおける素子
の良否分布の境界線を検知すると、境界線内の全素子は
測定せずとも良品として扱うことができ、素子特性の良
否判別のためのウェーハ処理時間の大幅な短縮化が可能
さなる。
分布し、周辺部に不良品素子が連続的に分布している現
状に鑑みてなされたもので、上記問題点の解決手段とし
てウェーハ上の中央部と周辺部の素子良品分布の境界線
をソフトウェア的に検知する次の手段を提供する。即ち
、ウェーハ上の良品分布領域内にある所望の１つの素子
を測定開始の基点として定め、この基点を含むウェーハ
上のＹ軸（或ｉ、ｊ： Ｘ １ｉｌＥＩＩ）方向の一列
の素子例において、先ず基点から十分に離れた７つの素
子の尺舎を検索してその結果から次の離れた７つの素子
の良否を検索する如く飛び飛びに且つ順次飛けす距離を
縮めて７つの素子列の素子の良否を選択的に順次検索し
て素子列にある前記境界線を検知し、この動作を別の
１各素子列毎に順次行って最終的に境界線の全体を探索
検知する方法である。このようにウェーハにおける素子
の良否分布の境界線を検知すると、境界線内の全素子は
測定せずとも良品として扱うことができ、素子特性の良
否判別のためのウェーハ処理時間の大幅な短縮化が可能
さなる。
（ホ）実施例
本発明を実施するに際し、第２図及び第３図に示すよう
に７枚のウェーハ（１）を７台の可動ステージ（３）上
に位置決め載置し、可動ステージ（３）を上下動及びＸ
−Ｙ方向に間欠勤させてウェーハ１１）の索子（２）
＋２１・・・の７個ずつを定位置にあるプローバ（４）
のプローブカード（５）から下に延びるプローブニード
ル（６）Ｋ接触させてプローバ（４）に配線されたテス
ター１７）で特性測定を順次行う公知装置を用意し、こ
の装置の動作プログラムを次のように変更する。
に７枚のウェーハ（１）を７台の可動ステージ（３）上
に位置決め載置し、可動ステージ（３）を上下動及びＸ
−Ｙ方向に間欠勤させてウェーハ１１）の索子（２）
＋２１・・・の７個ずつを定位置にあるプローバ（４）
のプローブカード（５）から下に延びるプローブニード
ル（６）Ｋ接触させてプローバ（４）に配線されたテス
ター１７）で特性測定を順次行う公知装置を用意し、こ
の装置の動作プログラムを次のように変更する。
いま第７図に示す如くウェーハ（１）の各素子（２）（
幻・・・に特性が良品のものにＯ印、不良品のものにＸ
印を付すと、良品分布領域Ｍはウェーハ中央部に、不良
品分布領域Ｎ＃−ｌ′クエーハ周辺部にあって、両領域
Ｍ、Ｈの境界線りは不定形のリング状となって現われる
。そこで境界線りをめるため、例えば第５図乃至第２図
に示すように行う。
幻・・・に特性が良品のものにＯ印、不良品のものにＸ
印を付すと、良品分布領域Ｍはウェーハ中央部に、不良
品分布領域Ｎ＃−ｌ′クエーハ周辺部にあって、両領域
Ｍ、Ｈの境界線りは不定形のリング状となって現われる
。そこで境界線りをめるため、例えば第５図乃至第２図
に示すように行う。
先ず第５図に示すようにウェーハ（１１の中心点をめ、
この中心点（或は中心点の近傍）の７個の素子（２）を
特性測定υ８始の基点アとする。この基点Ｐを素子配列
のＹ軸とＹ軸の原点（θ、Ｏ）とすると、原点（θ、θ
）の素子（２）は１１とんど良品であり、これの測定結
果から次の測定を第２図に示すように原点（θ、θ）か
らＹ軸方向にＹ軸とウェーハ（１）のエツジとの交点近
傍のａ個素子分離れた点（Ｏ，ａ）の素子（２）に移す
。点（θ、＆）の素子（２）は境界線りの外忙あって、
その測定結果は不良であ夛、この結果から次の測定を第
２図に示すように原点（θ、θ）と点（θ、ａ）の中間
品（或はその近傍）（θ、■）の素子（２）に移す。点
（θ、−７）が境界線りの中にあると測定結果は良品で
あるので、次は測定点を（Ｏｓ２）と（θ、ａ）の中間
点（或はその近傍）（θ、Ｔａ）に移す。更に点（ｏ、
−７ａ）の素子（２）が不良品ならば点（０、点を点（
θ、ニａ ａ ）と点（Ｑｌ−丁１）の素子（２！が良
品ならば点（θ、Ｔａ）は境界線り内にあると分るので
、次の測定点は点（Ｏｓ７ａ）と点（Ｏ，ａ）の中間窓
に移す。このように測定点を飛び飛びに且つフｉｉばす
距虹を順次Ｔずつ狭ばめていき、その測定点移萌幅があ
る程度小さくなるとその間の全素子を測定するとＹ軸と
境界線りの一方の交点（０、ｙ工）が末″！、シ、この
ｆｆｌ標をブローバ（４）やテスター（７）のメモリー
アップ上に記録させる。
この中心点（或は中心点の近傍）の７個の素子（２）を
特性測定υ８始の基点アとする。この基点Ｐを素子配列
のＹ軸とＹ軸の原点（θ、Ｏ）とすると、原点（θ、θ
）の素子（２）は１１とんど良品であり、これの測定結
果から次の測定を第２図に示すように原点（θ、θ）か
らＹ軸方向にＹ軸とウェーハ（１）のエツジとの交点近
傍のａ個素子分離れた点（Ｏ，ａ）の素子（２）に移す
。点（θ、＆）の素子（２）は境界線りの外忙あって、
その測定結果は不良であ夛、この結果から次の測定を第
２図に示すように原点（θ、θ）と点（θ、ａ）の中間
品（或はその近傍）（θ、■）の素子（２）に移す。点
（θ、−７）が境界線りの中にあると測定結果は良品で
あるので、次は測定点を（Ｏｓ２）と（θ、ａ）の中間
点（或はその近傍）（θ、Ｔａ）に移す。更に点（ｏ、
−７ａ）の素子（２）が不良品ならば点（０、点を点（
θ、ニａ ａ ）と点（Ｑｌ−丁１）の素子（２！が良
品ならば点（θ、Ｔａ）は境界線り内にあると分るので
、次の測定点は点（Ｏｓ７ａ）と点（Ｏ，ａ）の中間窓
に移す。このように測定点を飛び飛びに且つフｉｉばす
距虹を順次Ｔずつ狭ばめていき、その測定点移萌幅があ
る程度小さくなるとその間の全素子を測定するとＹ軸と
境界線りの一方の交点（０、ｙ工）が末″！、シ、この
ｆｆｌ標をブローバ（４）やテスター（７）のメモリー
アップ上に記録させる。
次に上記と同様にしてマイナスＸ軸方向のクエーハ周辺
部上の点（０、−ａ）の系子（２）から始めて飛び飛び
に順次測定を行い、Ｙ軸と境界線乙の他の７つの交点（
０，３’２）を末嵌る。
部上の点（０、−ａ）の系子（２）から始めて飛び飛び
に順次測定を行い、Ｙ軸と境界線乙の他の７つの交点（
０，３’２）を末嵌る。
上記動作を原点（０％ ｏ ）からＸ軸方向に／素子分
ずつ離れた各点（／、０）、（コ、Ｏ・・・におけるＹ
方向の素子列に対し順次行い（第２図参照）、ｘ軸上の
素子（２）が不良となるとＸ軸方向の測定を終了させる
。この時点で境界線−の右半分が検索され、メモリーア
ップに記録される。更に同様な探索を（−／、θ）の列
から（−２、θ）、（−３、θ）・・・の各列へと順次
に行って境界線りの左半分を検索し、記録する０ 尚、本発明は上記方法に限らず、例えば第２図に示す如
く行うことも可能である。即ち、先ずクエーハｉｌｌの
任意のエツジからクエーハ中心に向けて素子測定を順次
行い、良品素子が現れるとその良品素子を基点Ｐ′に且
つ原点（＜７％θ）とする。後は上記実施例と同様にＸ
軸方向の各素子列の素子を測定し、境界線りを原点（θ
、θ）から右方向に順次探索していく。
ずつ離れた各点（／、０）、（コ、Ｏ・・・におけるＹ
方向の素子列に対し順次行い（第２図参照）、ｘ軸上の
素子（２）が不良となるとＸ軸方向の測定を終了させる
。この時点で境界線−の右半分が検索され、メモリーア
ップに記録される。更に同様な探索を（−／、θ）の列
から（−２、θ）、（−３、θ）・・・の各列へと順次
に行って境界線りの左半分を検索し、記録する０ 尚、本発明は上記方法に限らず、例えば第２図に示す如
く行うことも可能である。即ち、先ずクエーハｉｌｌの
任意のエツジからクエーハ中心に向けて素子測定を順次
行い、良品素子が現れるとその良品素子を基点Ｐ′に且
つ原点（＜７％θ）とする。後は上記実施例と同様にＸ
軸方向の各素子列の素子を測定し、境界線りを原点（θ
、θ）から右方向に順次探索していく。
また上記方法において、境界線りの大まかな位置は推定
され得るので、この推定範囲の近くから測定を始めるよ
うプログラムを組み込むζ ］とも可能である。
され得るので、この推定範囲の近くから測定を始めるよ
うプログラムを組み込むζ ］とも可能である。
（へ） 発明の詳細
な説明したように、本発明によれはクエーハにおける全
素子の良否判別処理が選択的な素子の特性測定のみで行
え、この種クエーノ・処理の大幅な時間短縮化が図れ、
特に小形素子を歌万個と多数形成したクエ」ハにおいて
その幼妻するところ大である。また素子特性測定はソフ
トフェアの変更だけでよく、特性測定するプローバ等の
装置は従来品をそのまま利用できて設備的に有利である
。
素子の良否判別処理が選択的な素子の特性測定のみで行
え、この種クエーノ・処理の大幅な時間短縮化が図れ、
特に小形素子を歌万個と多数形成したクエ」ハにおいて
その幼妻するところ大である。また素子特性測定はソフ
トフェアの変更だけでよく、特性測定するプローバ等の
装置は従来品をそのまま利用できて設備的に有利である
。
第１図は従来の半導体クエーノ・試験方法を説明するた
めの半導体クエーハ図、第２図及び第３図は半専体素子
特性測定装置の概略正面図及び平面図、第７図は半専体
りエーハにおける半導体素子の良否分布例を説明する部
分拡大平面図、第２図乃至第２図は本発明の詳細な説明
するための各測定プロセスにおける半導体クエーハ図、
第り図は本発明の方法の他の一例を説明するための半導
休りエーへ図である。 ｉｌｌ・・半導体クエーハ、（２ｊ・・半導体素子、Ｍ
・・良品分布領域、Ｎ・・不良品分布領域、Ｌ・・境界
線。 特許出願人 新日本電気株式全社 式 理 人 江 原 省 吾 Ｉ／ Ｏ： 原 秀
めの半導体クエーハ図、第２図及び第３図は半専体素子
特性測定装置の概略正面図及び平面図、第７図は半専体
りエーハにおける半導体素子の良否分布例を説明する部
分拡大平面図、第２図乃至第２図は本発明の詳細な説明
するための各測定プロセスにおける半導体クエーハ図、
第り図は本発明の方法の他の一例を説明するための半導
休りエーへ図である。 ｉｌｌ・・半導体クエーハ、（２ｊ・・半導体素子、Ｍ
・・良品分布領域、Ｎ・・不良品分布領域、Ｌ・・境界
線。 特許出願人 新日本電気株式全社 式 理 人 江 原 省 吾 Ｉ／ Ｏ： 原 秀
Claims (1)
- １１１ 直交するＸ−Ｙ方向の配列で半導体素子が複板
個形成された半導休りエーハにおける半導体素子の特性
測定に際し、半導体ウェーハ上の所望の７つの半導体素
子を測定開始基点とし、この基点を含むＹ軸（或はＸ軸
）方向の一列の半導体素子列における半導体素子の良・
不良を基点から飛び飛びに且つ順次飛はす距離を縮めて
選択的に順次検索して当該半導体素子列にある牛専体り
エーハにおける半導体素子良品分布領域と不良品分布領
域の境界線を検知し、この動作を各半導体素子列毎に順
次行って前記境界線の全体を探索検知する工程を含むこ
とを特徴とする半導体クエーハ試験方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58119598A JPS6010744A (ja) | 1983-06-30 | 1983-06-30 | 半導体ウエ−ハ試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58119598A JPS6010744A (ja) | 1983-06-30 | 1983-06-30 | 半導体ウエ−ハ試験方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6010744A true JPS6010744A (ja) | 1985-01-19 |
| JPS6321346B2 JPS6321346B2 (ja) | 1988-05-06 |
Family
ID=14765349
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58119598A Granted JPS6010744A (ja) | 1983-06-30 | 1983-06-30 | 半導体ウエ−ハ試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6010744A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6342137A (ja) * | 1986-08-07 | 1988-02-23 | Tokyo Electron Ltd | プロ−ブ装置 |
-
1983
- 1983-06-30 JP JP58119598A patent/JPS6010744A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6342137A (ja) * | 1986-08-07 | 1988-02-23 | Tokyo Electron Ltd | プロ−ブ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6321346B2 (ja) | 1988-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7319337B2 (en) | Method and apparatus for pad aligned multiprobe wafer testing | |
| CN107038697A (zh) | 用于诊断半导体晶圆的方法和系统 | |
| CN103336239B (zh) | 晶圆测试的方法 | |
| US7282933B2 (en) | Probe head arrays | |
| JP2001053282A (ja) | 薄膜トランジスタアレイ基板及びその検査方法 | |
| CN108983072B (zh) | 晶圆测试方法、晶圆测试装置以及晶圆测试系统 | |
| JPH04207047A (ja) | プローブ検査装置 | |
| US6943573B1 (en) | System and method for site-to-site yield comparison while testing integrated circuit dies | |
| JPS6321346B2 (ja) | ||
| JPS6010716A (ja) | 半導体ウエ−ハ試験方法 | |
| JPS6021536A (ja) | 半導体ウエ−ハ試験方法 | |
| JPS59228726A (ja) | 不良解析装置 | |
| KR100940414B1 (ko) | 사이트 차이를 감소시키는 웨이퍼 테스트 방법 | |
| JPH0195529A (ja) | ウエーハのテスト方法 | |
| JP2021077756A (ja) | 半導体プロセス解析装置および半導体プロセス解析プログラム | |
| KR0127639B1 (ko) | 프로우빙 시험 방법 및 그 장치 | |
| JPS6247142A (ja) | 半導体装置のマ−キング法 | |
| JPH0370903B2 (ja) | ||
| JPH01239947A (ja) | 半導体ウエハの検査方法 | |
| EP1056127A2 (en) | Method and apparatus for correlating data from a semiconductor wafer process | |
| JPS5817632A (ja) | Ｉｃチツプの選別方法 | |
| JPH0429350A (ja) | 半導体テスト方法 | |
| JPH0399450A (ja) | 半導体試験装置 | |
| JPH04733A (ja) | ウェーハ検査装置 | |
| JPH04276639A (ja) | Ｉｃチップのテスト方法 |