JPS58178574A - 保護装置を備えた半導体装置 - Google Patents
保護装置を備えた半導体装置Info
- Publication number
- JPS58178574A JPS58178574A JP57061217A JP6121782A JPS58178574A JP S58178574 A JPS58178574 A JP S58178574A JP 57061217 A JP57061217 A JP 57061217A JP 6121782 A JP6121782 A JP 6121782A JP S58178574 A JPS58178574 A JP S58178574A
- Authority
- JP
- Japan
- Prior art keywords
- type
- aluminum
- aluminum electrode
- input
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
- H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
- H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
- H10D89/611—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using diodes as protective elements
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Protection Of Static Devices (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は電界効果トランジスタの入力保護装置に係９、
特にＭＯ８構造のトランジスタにより構成される集＆回
路の改善された入力保護装置に関する。
特にＭＯ８構造のトランジスタにより構成される集＆回
路の改善された入力保護装置に関する。
近年のＭＯ８果槓囲路の進歩に伴い、人体又は装置の静
電気によりＭＯ８Ｊ造のゲート酸化膜がＭｌｌｌされる
靜亀破職現象に対する理解が反透し、その対策として多
くの入力保護装置が考案された。
電気によりＭＯ８Ｊ造のゲート酸化膜がＭｌｌｌされる
靜亀破職現象に対する理解が反透し、その対策として多
くの入力保護装置が考案された。
このような入力保護装置の改良によシ、静電Ｍ壊耐量に
向上し、実用上はぼ充分な１倉が鐘体されるに至った。
向上し、実用上はぼ充分な１倉が鐘体されるに至った。
しかしながら、最近自動車電装等の用途で、更は静電ス
トレスに対する耐重の向上が要求される様になり、入力
保麹装置の改良が蛛眺となっている。一般に、！！１１
ｉ１．耐圧向上のためには、入力保瞼装置自体が大型と
ならざるをえず、そのため、特に集積度の小さい集積回
路（Ｓ８Ｉ）では、ペレットの大きさに１大な影Ｉ／Ｉ
ｉ、ｔ−及はす。このよりな８ＳＩでは入力保賎装激の
占める面積によりペレットの大きさが決定され、しいて
は製品のコストが決定されるといっても過言ではない。
トレスに対する耐重の向上が要求される様になり、入力
保麹装置の改良が蛛眺となっている。一般に、！！１１
ｉ１．耐圧向上のためには、入力保瞼装置自体が大型と
ならざるをえず、そのため、特に集積度の小さい集積回
路（Ｓ８Ｉ）では、ペレットの大きさに１大な影Ｉ／Ｉ
ｉ、ｔ−及はす。このよりな８ＳＩでは入力保賎装激の
占める面積によりペレットの大きさが決定され、しいて
は製品のコストが決定されるといっても過言ではない。
本発明の目的は、小型でしかも静電ストレスに対し強い
入力保―装置を実現することにより信頼性が高く、安価
な集積回路素子ｔ−提供することにある。
入力保―装置を実現することにより信頼性が高く、安価
な集積回路素子ｔ−提供することにある。
本発明の％黴は、少なくとも被数個のＭＯＳ）ランジス
タによシ構成さ九る集積回路の入力端子が、Ｎ型シリコ
ン基板上にシリコン酸化膜を介して設置された第１のア
ルミニウム１に極と擲蛾により接続され、かつ上記アル
ミニウム電極が基板内。
タによシ構成さ九る集積回路の入力端子が、Ｎ型シリコ
ン基板上にシリコン酸化膜を介して設置された第１のア
ルミニウム１に極と擲蛾により接続され、かつ上記アル
ミニウム電極が基板内。
のＰ型拡散層による抵抗領域に電気的に接続された第２
のアルミニウム電極と酸化膜上のアルオニウム配線によ
り＊続されて成る入力保＾装置において、上記第１のア
ルミニウムを極と第２のアル＜ニウム電極の下部にそれ
ぞれＰ型不純物領域を有する入力保瞼装置にある。そし
て、２つの低濃ｔＰＷ拡散領域の間で、かつ第１のアル
ミニウム電極と第２のアルミニウム電極とを接続するア
ルミニウム配−の下部にＮ型不純物領域を有することも
好ましい。また、第１のアルミニウムＩ！他下部のＰ型
拡散領域が回路の１１Ｉｔ源端子に電気的に接続されて
いることも好ましい。
のアルミニウム電極と酸化膜上のアルオニウム配線によ
り＊続されて成る入力保＾装置において、上記第１のア
ルミニウムを極と第２のアル＜ニウム電極の下部にそれ
ぞれＰ型不純物領域を有する入力保瞼装置にある。そし
て、２つの低濃ｔＰＷ拡散領域の間で、かつ第１のアル
ミニウム電極と第２のアルミニウム電極とを接続するア
ルミニウム配−の下部にＮ型不純物領域を有することも
好ましい。また、第１のアルミニウムＩ！他下部のＰ型
拡散領域が回路の１１Ｉｔ源端子に電気的に接続されて
いることも好ましい。
一般に静電破Ｊｌｌ耐童は入力容量に関係しており、入
力容量が大きいはど耐量が筒くなる傾向がある、しかし
ながら、入力容量の増大は、回路の応答速ＩＩＬｔ−低
下させるなど回路設計上の制約となり好ましくない。
力容量が大きいはど耐量が筒くなる傾向がある、しかし
ながら、入力容量の増大は、回路の応答速ＩＩＬｔ−低
下させるなど回路設計上の制約となり好ましくない。
本発明によれは、通常の動作条件では、入力°容量が極
めて小さいが、静電ストレスが印加された場合のみ大き
な入力容量を示すので回路の応答速度が低下することが
なく、さらに低濃度のＰ型拡散領域が付加されることに
より、静電ストレスの九め′ｉ起される電界集中現象が
緩和される。
めて小さいが、静電ストレスが印加された場合のみ大き
な入力容量を示すので回路の応答速度が低下することが
なく、さらに低濃度のＰ型拡散領域が付加されることに
より、静電ストレスの九め′ｉ起される電界集中現象が
緩和される。
以下、図面を参照し本発明の実施例について詳細に説明
する。
する。
第１（ａ）図は、従来の技術による標準の入力保表装置
の平面図であシ、第１（ｂ）図は、平面図におけるｘ−
ｘ’線に沿った断面の模式図である。図において、ｌは
アルミ電極、２はＮ型シリコン基板、３はＰ＋型拡散層
で、入力体層抵抗とダイオードを兼ねるものであるｏ４
はＮ＋型型数散層５はＰ＋型拡散層３とアルミ電極１の
コンタクト部、６はシリコン酸化膜である。この様な従
来技術による入力保謙装置では、特に入力端子に負電位
が加わる静電ストレスに対して耐重が小さく、第１（ａ
）図に示すＡ又はＢ点で破壊する場合が多い。この原因
は、第１図の２，３領域に形成されたＰＮ襞合が逆バイ
アスされると同時に、アルミＩＩｌ極ｌが負電位となる
ためアルミ電極１の下部のＮ型半導体鎖酸が反転し、Ａ
点又はＢ点に電界が集中するためである０この現象に対
して、例えば、第２図様な構造は有効な耐量向上の手段
である。すなわちアル建電他下部のＮ＋＋拡散領域４を
なくすと同時に、アルミ電極ｌとＮ＋＋拡散領域４の間
隔を大きくすることにより、Ａ、Ｂ点の電界集中が緩和
される０しかし第２図の構造でも静電耐ｆＦｉ充分では
ない。
の平面図であシ、第１（ｂ）図は、平面図におけるｘ−
ｘ’線に沿った断面の模式図である。図において、ｌは
アルミ電極、２はＮ型シリコン基板、３はＰ＋型拡散層
で、入力体層抵抗とダイオードを兼ねるものであるｏ４
はＮ＋型型数散層５はＰ＋型拡散層３とアルミ電極１の
コンタクト部、６はシリコン酸化膜である。この様な従
来技術による入力保謙装置では、特に入力端子に負電位
が加わる静電ストレスに対して耐重が小さく、第１（ａ
）図に示すＡ又はＢ点で破壊する場合が多い。この原因
は、第１図の２，３領域に形成されたＰＮ襞合が逆バイ
アスされると同時に、アルミＩＩｌ極ｌが負電位となる
ためアルミ電極１の下部のＮ型半導体鎖酸が反転し、Ａ
点又はＢ点に電界が集中するためである０この現象に対
して、例えば、第２図様な構造は有効な耐量向上の手段
である。すなわちアル建電他下部のＮ＋＋拡散領域４を
なくすと同時に、アルミ電極ｌとＮ＋＋拡散領域４の間
隔を大きくすることにより、Ａ、Ｂ点の電界集中が緩和
される０しかし第２図の構造でも静電耐ｆＦｉ充分では
ない。
第３図に本発明による第１の実施例を示す。図において
７は、本発明に係るＰ型の不純物領域である０第３図に
示す構造において、Ｐ型不純物領域３と７は通常の動作
条件では電気的に接続されば、したがって、入力容量も
第１図又は第２図の入力体験装置と変わらないが、アル
ｉ′ｖＬ極ｌに大きな負電圧が印加されると、アルミ電
極ｌの下部のＮ型領域が反転し、３と７は電気的に接続
される。その結果、Ｐ型不純物領域７と基板２による嵌
合容量が付加され、大きな入力′！６蓋を示す。静電破
壊耐量が向上するのは、印加される静電エネルギーの一
部が、この容量に吸収されるためと考えられる。この構
造のもつ＃４２の％長は、ボンティングパッドの下部に
、低ａ１１度で、深いＰＭＭ不糾動領域が形成されてい
る点で、上述のアルミ１１Ｌ極下部の反転現象に起因す
るアルミ電極端での電界集中を防止すると同時に、ボン
ディング時のストレスに起因するシリコン中の欠陥が、
静電耐量に影１１１１に及はさない構造である。更に、
第２の電極下部のＰ型不純物層も電極端での電界集中を
Ｍ和し、第１図におけるＢ点での破壊耐量を向上させる
ことができる。
７は、本発明に係るＰ型の不純物領域である０第３図に
示す構造において、Ｐ型不純物領域３と７は通常の動作
条件では電気的に接続されば、したがって、入力容量も
第１図又は第２図の入力体験装置と変わらないが、アル
ｉ′ｖＬ極ｌに大きな負電圧が印加されると、アルミ電
極ｌの下部のＮ型領域が反転し、３と７は電気的に接続
される。その結果、Ｐ型不純物領域７と基板２による嵌
合容量が付加され、大きな入力′！６蓋を示す。静電破
壊耐量が向上するのは、印加される静電エネルギーの一
部が、この容量に吸収されるためと考えられる。この構
造のもつ＃４２の％長は、ボンティングパッドの下部に
、低ａ１１度で、深いＰＭＭ不糾動領域が形成されてい
る点で、上述のアルミ１１Ｌ極下部の反転現象に起因す
るアルミ電極端での電界集中を防止すると同時に、ボン
ディング時のストレスに起因するシリコン中の欠陥が、
静電耐量に影１１１１に及はさない構造である。更に、
第２の電極下部のＰ型不純物層も電極端での電界集中を
Ｍ和し、第１図におけるＢ点での破壊耐量を向上させる
ことができる。
第４図に示す本発明の第２の実施例は、アルミ電極下部
にＮ−型不純物領域８を有する東に改善された構造であ
る。このＮ′″型不純物層により、アルミ電極１の下部
の反転電圧を高くすることができる。したがって、高耐
圧が要求されるＭＯ８デバイスに特に適している。Ｐ型
不純物領域７は、第１の実施例と同様の効ＪＪ、をもつ
、Ｎ−型不純物領域は、第１図のＡ点の破壊を防止する
ため、２のＮ＋型型数散層不純物ａｔより低いことが必
要だが、一般に高耐圧ＭＯ８デバイスは、Ｎチャネルト
ランジスタの耐圧向上のために、ドレイン接合に、へ−
型不純物領域を有しており、これと同時に形成できる。
にＮ−型不純物領域８を有する東に改善された構造であ
る。このＮ′″型不純物層により、アルミ電極１の下部
の反転電圧を高くすることができる。したがって、高耐
圧が要求されるＭＯ８デバイスに特に適している。Ｐ型
不純物領域７は、第１の実施例と同様の効ＪＪ、をもつ
、Ｎ−型不純物領域は、第１図のＡ点の破壊を防止する
ため、２のＮ＋型型数散層不純物ａｔより低いことが必
要だが、一般に高耐圧ＭＯ８デバイスは、Ｎチャネルト
ランジスタの耐圧向上のために、ドレイン接合に、へ−
型不純物領域を有しており、これと同時に形成できる。
第５図に示す第３の実施例は、ポンディングパッドの下
部に形成するＰ型不純物領域７がコンタクト９を介して
回路の最低電位を源ライン（Ｖｓｓ）に接続される構造
である。この構造では、静電エネルギーが電流として電
源ラインに放出されるため、極めて大きい静電耐量を有
す。第５図では、Ｖｓｓラインとの朕続例を示したが、
ＶＤＤラインと接続した場合でも−等の効果がある。ま
た、第３の実施例においてもへ一型不純物領域８が上述
の効果１に果すことはいうまでもない。
部に形成するＰ型不純物領域７がコンタクト９を介して
回路の最低電位を源ライン（Ｖｓｓ）に接続される構造
である。この構造では、静電エネルギーが電流として電
源ラインに放出されるため、極めて大きい静電耐量を有
す。第５図では、Ｖｓｓラインとの朕続例を示したが、
ＶＤＤラインと接続した場合でも−等の効果がある。ま
た、第３の実施例においてもへ一型不純物領域８が上述
の効果１に果すことはいうまでもない。
以上の本発明による実施例において、Ｐ型不純物領域７
は、Ｐウェルの形成と同時に行うことができ、また、上
述の如く、動作電圧が高い場合に工Ｓを付加することな
く七のため、低価格で、シかも為ｇｓ籾性を有するテバ
イスを提供することができる。
は、Ｐウェルの形成と同時に行うことができ、また、上
述の如く、動作電圧が高い場合に工Ｓを付加することな
く七のため、低価格で、シかも為ｇｓ籾性を有するテバ
イスを提供することができる。
第１図、第２図は従来技術による入力保誇装置を示す図
、第３図、第４図、第５図は本発明の実施例を示す図で
ある。 なお図において、１・・・・・・アルミ電極、２・・・
・・・Ｎ型半尋体基板、３・・・・・・Ｐ＋型拡散領域
、４・・・・・・Ｎ＋＋拡散領域、５・・・・・・Ｐ
型拡散領域とアルミ電極のコンタクト部、６・・・・・
・シリコン酸化膜、７・・・・・・Ｐ型不純物領域、８
・・・・・・Ｎ型不純物領域、９・・・・・・Ｐ型不純
物領域のコンタクト、１０・・・・・・電源に接続され
るアルミ電極、である。
、第３図、第４図、第５図は本発明の実施例を示す図で
ある。 なお図において、１・・・・・・アルミ電極、２・・・
・・・Ｎ型半尋体基板、３・・・・・・Ｐ＋型拡散領域
、４・・・・・・Ｎ＋＋拡散領域、５・・・・・・Ｐ
型拡散領域とアルミ電極のコンタクト部、６・・・・・
・シリコン酸化膜、７・・・・・・Ｐ型不純物領域、８
・・・・・・Ｎ型不純物領域、９・・・・・・Ｐ型不純
物領域のコンタクト、１０・・・・・・電源に接続され
るアルミ電極、である。
Claims (1)
- （１） 少なくとも複数個の電界効果トランジスタに
より構成される集積回路の入力端子が、Ｎ型・７リコン
基板上にシリコン緻化膜を介して設置された第１のアル
ミニウム１１極と導線とによシ接続され、かつ前記アル
ニウム電極が基板内のＰ型拡散層による抵抗領域に電気
的に接続された第２のアルミニウム電極と酸化膜上のア
ルミニウム配線により接続されて成る入力保護装置にお
いて、前記第１のアルミニウム電極と第２のアルミニウ
ム電極の下部にそれぞれＰ型不純物領域を有することを
％徴とする入力保護装置。 （２３（１１項の入力保護装置において、２つの低濃度
Ｐ型拡散領域の間で、かつ第１のアルミニウム電極と第
２のアルミニウムｗ、極ｔ−接続するアルミニウム配縁
の下部にＮ型不純物領域を肩することを特徴とする特許
請求の範囲第（１）項記載の入力保護装置。 （Ｊｌｌ （１）項または（２）項の入力保護装置に
おいて、第１のアルミニウム電極下部のＸ）型拡散領域
が回路の電源端子と電気的に接続されていることを特徴
とする特許請求の範囲第（１）項または第（２）項記載
の入力保護装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57061217A JPS58178574A (ja) | 1982-04-13 | 1982-04-13 | 保護装置を備えた半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57061217A JPS58178574A (ja) | 1982-04-13 | 1982-04-13 | 保護装置を備えた半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58178574A true JPS58178574A (ja) | 1983-10-19 |
| JPH0456470B2 JPH0456470B2 (ja) | 1992-09-08 |
Family
ID=13164806
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57061217A Granted JPS58178574A (ja) | 1982-04-13 | 1982-04-13 | 保護装置を備えた半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58178574A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0282568A (ja) * | 1988-09-19 | 1990-03-23 | Nec Corp | 半導体装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5185652U (ja) * | 1974-12-27 | 1976-07-09 |
-
1982
- 1982-04-13 JP JP57061217A patent/JPS58178574A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5185652U (ja) * | 1974-12-27 | 1976-07-09 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0282568A (ja) * | 1988-09-19 | 1990-03-23 | Nec Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0456470B2 (ja) | 1992-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0161983B1 (en) | Input protection arrangement for vlsi integrated circuit devices | |
| US5610426A (en) | Semiconductor integrated circuit device having excellent dual polarity overvoltage protection characteristics | |
| JPH0151070B2 (ja) | ||
| JP3116916B2 (ja) | 回路装置、その製造方法 | |
| US20110163384A1 (en) | Semiconductor device | |
| JP4795613B2 (ja) | 半導体装置 | |
| JP3314760B2 (ja) | 静電保護素子、静電保護回路及び半導体装置 | |
| JP2611639B2 (ja) | 半導体装置 | |
| JPH01214055A (ja) | 静電破壊保護装置 | |
| US20230317712A1 (en) | Esd protection circuit and semiconductor device | |
| JP3355651B2 (ja) | 静電気保護回路及び半導体装置 | |
| JP2671755B2 (ja) | 入出力保護回路 | |
| JPH0456470B2 (ja) | ||
| KR19980043416A (ko) | 이에스디(esd) 보호 회로 | |
| JPH10223843A (ja) | 半導体装置の保護回路 | |
| US7485972B2 (en) | Semiconductor device | |
| JPS5916364A (ja) | Ｍｉｓ形半導体ｉｃの信号入力回路 | |
| JP3206703B2 (ja) | 半導体装置 | |
| JPS58202573A (ja) | 半導体集積回路装置 | |
| JPH0468576A (ja) | 半導体装置 | |
| JPS61274343A (ja) | 半導体装置 | |
| JPH0658945B2 (ja) | 半導体装置 | |
| JPS63239972A (ja) | 半導体装置の入力保護回路 | |
| JP2937325B2 (ja) | 半導体装置 | |
| JP2023152286A (ja) | Ｅｓｄ保護回路及び半導体装置 |