JPS58186848A - デ−タフロ−処理方式 - Google Patents
デ−タフロ−処理方式Info
- Publication number
- JPS58186848A JPS58186848A JP57067454A JP6745482A JPS58186848A JP S58186848 A JPS58186848 A JP S58186848A JP 57067454 A JP57067454 A JP 57067454A JP 6745482 A JP6745482 A JP 6745482A JP S58186848 A JPS58186848 A JP S58186848A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- processing element
- processing
- data
- data flow
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/448—Execution paradigms, e.g. implementations of programming paradigms
- G06F9/4494—Execution paradigms, e.g. implementations of programming paradigms data driven
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は命令レベルの並列処理を効率良く実境するデー
タフロー処理方式に関するものである。
タフロー処理方式に関するものである。
従来のデータフロー処理装置においては、プログラムを
該処理装置内の処理要素に割当てるに際してプログラム
の処理単位である手続きを１つの処理要素に割当てる方
法や、手続を処理要素に割当てるに際して命令の各処理
要素への割当てを命令アドレスにより単純にインタリー
ブする方法や命令をランダムに各処理要素に割当てる方
法がとられていた。しかし前者の方法では手続内の各命
令の同時平行処理は困難であるし、後者の２つの方法は
特定の処理要素に一時的に負荷が集中し、性能が低下す
る恐れがあるという問題があった。
該処理装置内の処理要素に割当てるに際してプログラム
の処理単位である手続きを１つの処理要素に割当てる方
法や、手続を処理要素に割当てるに際して命令の各処理
要素への割当てを命令アドレスにより単純にインタリー
ブする方法や命令をランダムに各処理要素に割当てる方
法がとられていた。しかし前者の方法では手続内の各命
令の同時平行処理は困難であるし、後者の２つの方法は
特定の処理要素に一時的に負荷が集中し、性能が低下す
る恐れがあるという問題があった。
本発明の目的はこれらの欠点を解決する為、命令の谷処
理要素への割当てにおいて、命令の実行結果を送る宛先
命令のうち１つを該命令が格納されている処理要素に割
当て、それ以外の宛先命令がある場合にはそれらをでき
るだけ互いに異る処理要素に割当てるように命令アドレ
スを決定しておいて実行することによって、命令レベル
の並列実行を効率よく芙現したものであり以下詳細に説
明する。
理要素への割当てにおいて、命令の実行結果を送る宛先
命令のうち１つを該命令が格納されている処理要素に割
当て、それ以外の宛先命令がある場合にはそれらをでき
るだけ互いに異る処理要素に割当てるように命令アドレ
スを決定しておいて実行することによって、命令レベル
の並列実行を効率よく芙現したものであり以下詳細に説
明する。
第１図は本発明の第１の実施例におけるデータフロー処
理装置のブロック図を示し、１はデータフロー処理装置
、２は複数個設けられる処理要素（Ｐｒｏｃｅｓｓｉｎ
ｇ Ｅｌｅｍｅｎｔ ）、３は複数の処理要素２を相互
に接続する結合網である。同図においてデータフロー処
理装置１内の各処理要素２は、相異なる２つの処理要素
２間のデータの平均転送時間が等しい結合網３（例えば
多段スイッチにて構成きれる結合網）を介して相互に接
続されている。
理装置のブロック図を示し、１はデータフロー処理装置
、２は複数個設けられる処理要素（Ｐｒｏｃｅｓｓｉｎ
ｇ Ｅｌｅｍｅｎｔ ）、３は複数の処理要素２を相互
に接続する結合網である。同図においてデータフロー処
理装置１内の各処理要素２は、相異なる２つの処理要素
２間のデータの平均転送時間が等しい結合網３（例えば
多段スイッチにて構成きれる結合網）を介して相互に接
続されている。
第２図は処理要素２の構成ブロック図を示し、２０は命
令制御装置、２１は到着したトークン中のデータを一時
的に格納するオペランドメモリ、２２は実行される命令
コードが格納されているコ、−トメモリ、２３は演算装
置である。又命令制御装置２０は粘合網３からデータを
運ぶトークンが到着した際に、該トークンの命令アドレ
スを示す宛先情報をもとにして該命令の実行に必要な全
てのオペランドが揃って実行可能か否かを判断する機能
と、実行可能でない場合に到着したトークン中のデータ
を一時的にオペランドメモ＋）２１に格納する機能と、
実行可能のときは該命令のコードが格納されているコー
ドメモリ２２から命令コードを読み出し、到着したトー
クン及びオペランドメモリ２ノの内容によりそのオペラ
ンド部を揃え −て演算装置２３へ渡す機能を有す
る。そして演算装置２３はオペランド部のデータに対し
て、命令コードで示される演算処理を行い、演算結果を
結合網３に返送する。
令制御装置、２１は到着したトークン中のデータを一時
的に格納するオペランドメモリ、２２は実行される命令
コードが格納されているコ、−トメモリ、２３は演算装
置である。又命令制御装置２０は粘合網３からデータを
運ぶトークンが到着した際に、該トークンの命令アドレ
スを示す宛先情報をもとにして該命令の実行に必要な全
てのオペランドが揃って実行可能か否かを判断する機能
と、実行可能でない場合に到着したトークン中のデータ
を一時的にオペランドメモ＋）２１に格納する機能と、
実行可能のときは該命令のコードが格納されているコー
ドメモリ２２から命令コードを読み出し、到着したトー
クン及びオペランドメモリ２ノの内容によりそのオペラ
ンド部を揃え −て演算装置２３へ渡す機能を有す
る。そして演算装置２３はオペランド部のデータに対し
て、命令コードで示される演算処理を行い、演算結果を
結合網３に返送する。
次に本実施例におけるデータフロー処理装置の動作を第
１図、第２図ならびに第３図を用いて説明する。データ
フロー処理装置はデータフローゾログラムを格納し、該
プログラムを実行することによって動作する。一般にデ
ータフローグラフラ ムは第３図に示すようなデー
タフローグラフによって表わされ、作成される。第３図
において、コード４１，４２，４３．４４は命令を示し
、アーク（矢印）はデータの流れを示す。例えばｘ＝ａ
＊ｂ−ｌ−ｃ ＊ ｄの値と、ｙ ＝ ａ ＊ ｂ −
ｃ ＊ ｄの値（ここで＊印は乗算記号を示す）を求め
る場合について第３図を用いて説明すると、まず入力デ
ータａ、ｂを命令４ノ（乗算）に与え、入力データｃ、
ｄを命令４２（乗算）に与える。命令４ノと命令４２は
各各独立してａ＊ｂ、！：ｃ＊ｄの演算を行い、各々の
結果を命令４３（加算）ならびに命令４４（減算）に力
え、各々独立して処理を行うことによりＸとｙの値が求
捷るというものである。
１図、第２図ならびに第３図を用いて説明する。データ
フロー処理装置はデータフローゾログラムを格納し、該
プログラムを実行することによって動作する。一般にデ
ータフローグラフラ ムは第３図に示すようなデー
タフローグラフによって表わされ、作成される。第３図
において、コード４１，４２，４３．４４は命令を示し
、アーク（矢印）はデータの流れを示す。例えばｘ＝ａ
＊ｂ−ｌ−ｃ ＊ ｄの値と、ｙ ＝ ａ ＊ ｂ −
ｃ ＊ ｄの値（ここで＊印は乗算記号を示す）を求め
る場合について第３図を用いて説明すると、まず入力デ
ータａ、ｂを命令４ノ（乗算）に与え、入力データｃ、
ｄを命令４２（乗算）に与える。命令４ノと命令４２は
各各独立してａ＊ｂ、！：ｃ＊ｄの演算を行い、各々の
結果を命令４３（加算）ならびに命令４４（減算）に力
え、各々独立して処理を行うことによりＸとｙの値が求
捷るというものである。
上記例における各々の命令と処理要素の割当てについて
次に説明する。今、データフロー処理装置１内にＮ個の
処理要素２が存在し、各々０．■。
次に説明する。今、データフロー処理装置１内にＮ個の
処理要素２が存在し、各々０．■。
・・・、Ｎ−１の番号が割当てられているものとする。
上述のプログラム例において、例えば命令４ノを１番目
（０≦ｌ≦Ｎ−１）７）処理要素２に割当てると、次に
命令４ノの実行結果の送り先となる命令４３と命令４４
のうちの１つ、例えば命令４３を命令４１が割当てられ
た処理要素２と同一の処（５） 理要素２に割当て、その後命令４２の割当てを行う。命
令４２はノログラムの並列性を生かす為ｌ以外の３番目
（０≦ｉＮｊ≦Ｎ−１）の処理要素２に割当てられる。
（０≦ｌ≦Ｎ−１）７）処理要素２に割当てると、次に
命令４ノの実行結果の送り先となる命令４３と命令４４
のうちの１つ、例えば命令４３を命令４１が割当てられ
た処理要素２と同一の処（５） 理要素２に割当て、その後命令４２の割当てを行う。命
令４２はノログラムの並列性を生かす為ｌ以外の３番目
（０≦ｉＮｊ≦Ｎ−１）の処理要素２に割当てられる。
そして命令４２の笑行和果の送り先となる命令４３およ
び命令４４のうち、既に命令４３の割当ては決定してい
るので、残りの命令４４を命令４２と同一の処理要素２
、すなわち１番目の処理要素２に割当てる。以上で上記
例における各々の処理に対応する処理要素の割当てが完
了することになるが、第３図において各々点線で囲んだ
部分は割当てされた各々の処理要素を示す。以上説明し
たところによるデータフローグラフからコーディングさ
れる原始プログラムをアッセンブラもしくはコン・にイ
ラで処理して各命令の処理要素への割当てを決定し、そ
の割当て完了後の各処理要素毎のプログラムを対応する
処理要素２のコードメモリ２２に格納することによシブ
−タフロー処理装置は実行可能となる。すなわち、第２
図に示す処理要素２を前記１１１目の処理要素とすると
、コードメモリ２２命令４ノと命令４３（６） の命令コードが格納されることになり、結合網３からデ
ータａを逢ぶトークンとデータｂを運ぶトークンが命令
制側［装置２θに到着したことにより該処理要素２は演
算処理を開始することに々る。
び命令４４のうち、既に命令４３の割当ては決定してい
るので、残りの命令４４を命令４２と同一の処理要素２
、すなわち１番目の処理要素２に割当てる。以上で上記
例における各々の処理に対応する処理要素の割当てが完
了することになるが、第３図において各々点線で囲んだ
部分は割当てされた各々の処理要素を示す。以上説明し
たところによるデータフローグラフからコーディングさ
れる原始プログラムをアッセンブラもしくはコン・にイ
ラで処理して各命令の処理要素への割当てを決定し、そ
の割当て完了後の各処理要素毎のプログラムを対応する
処理要素２のコードメモリ２２に格納することによシブ
−タフロー処理装置は実行可能となる。すなわち、第２
図に示す処理要素２を前記１１１目の処理要素とすると
、コードメモリ２２命令４ノと命令４３（６） の命令コードが格納されることになり、結合網３からデ
ータａを逢ぶトークンとデータｂを運ぶトークンが命令
制側［装置２θに到着したことにより該処理要素２は演
算処理を開始することに々る。
データａを運ぶトークンは第４図に示すようにオペラン
ド部３）（データを示す）と該オペランド３ノのデータ
を処理すべき命令コードのコードメモリ２２における格
納アドレスを示す宛先情報部３３、ならびにオペランド
３ノに示すデータの修飾部３２（例えば乗算命令の場合
には乗数か被乗数かの区別を示す）から構成されており
、データｂを運ぶトークンも同じ構成である。両データ
ａ、ｂがそろって実行可能となると、命令制御装置２０
はコードメモリ２２から命令４ノに対応する命令コード
をとり出し、ａ＊ｂの演算処理に必要な情報を揃えて演
算装置２３に送る。演算装置２３はａ＊ｂの演算を行い
、その結果に？ｍｍ組編３返す。（上記の場合、先に到
漸したデータは次のデータが到着する迄オペランドメモ
リ２）に一時的に格納される）次に処理要素２は命令４
３の実行を行うこととなるが、その為には今演算したａ
＊ｂの結果と、他のｊ番目の処理要素２で別途独立に演
算されるＣ＊ｄの結果がデータとして必要となる。従っ
て同様に第２図の命令制御装置２０にａ＊ｂの結果とＣ
＊ｄの結果を運ぶトークンが別々に到着することとなる
。先に到着したトークンは最後のトークンが到着する迄
オペランドメモリ２ノに一時的に格納される。そして全
データがそろったところで演算に必要な情報を揃えて演
算装置２３に渡され、演算処理が行われる。そしてその
結果はＸとなる。又３番目の処理要素も上記と同様の処
理を行って値ｙを算出する。
ド部３）（データを示す）と該オペランド３ノのデータ
を処理すべき命令コードのコードメモリ２２における格
納アドレスを示す宛先情報部３３、ならびにオペランド
３ノに示すデータの修飾部３２（例えば乗算命令の場合
には乗数か被乗数かの区別を示す）から構成されており
、データｂを運ぶトークンも同じ構成である。両データ
ａ、ｂがそろって実行可能となると、命令制御装置２０
はコードメモリ２２から命令４ノに対応する命令コード
をとり出し、ａ＊ｂの演算処理に必要な情報を揃えて演
算装置２３に送る。演算装置２３はａ＊ｂの演算を行い
、その結果に？ｍｍ組編３返す。（上記の場合、先に到
漸したデータは次のデータが到着する迄オペランドメモ
リ２）に一時的に格納される）次に処理要素２は命令４
３の実行を行うこととなるが、その為には今演算したａ
＊ｂの結果と、他のｊ番目の処理要素２で別途独立に演
算されるＣ＊ｄの結果がデータとして必要となる。従っ
て同様に第２図の命令制御装置２０にａ＊ｂの結果とＣ
＊ｄの結果を運ぶトークンが別々に到着することとなる
。先に到着したトークンは最後のトークンが到着する迄
オペランドメモリ２ノに一時的に格納される。そして全
データがそろったところで演算に必要な情報を揃えて演
算装置２３に渡され、演算処理が行われる。そしてその
結果はＸとなる。又３番目の処理要素も上記と同様の処
理を行って値ｙを算出する。
以上説明したように、第１の実施例ではデータフロー処
理装置を動作するにあたって、データフロープログラム
における各命令間のデータの依存関係を手がかシとして
プログラムの処理要素への割当てをコン・ぐイル時又は
アッセンブル時に静的に決定し、各処理要素に対応する
プログラムラ栢 □納しておき、個々の処理要素
をデータの流−れに従って独立に実行している為、プロ
グラムに内在する並列性をデータフロー処理装置で効率
よく生かすことができるという利点がある。
理装置を動作するにあたって、データフロープログラム
における各命令間のデータの依存関係を手がかシとして
プログラムの処理要素への割当てをコン・ぐイル時又は
アッセンブル時に静的に決定し、各処理要素に対応する
プログラムラ栢 □納しておき、個々の処理要素
をデータの流−れに従って独立に実行している為、プロ
グラムに内在する並列性をデータフロー処理装置で効率
よく生かすことができるという利点がある。
第５図は本発明の第２の実施例におりるデータフロー処
理装置の構成を示す。同図においてｌはデータフロー処
理装置、２は処理要素、５は各処理要素２間の結合に局
所的トポロジーを導入した結合網（例えばリングバスを
用いたネットワーク形態の結合網）であり、各処理要素
２は結合網５によってネットワーク形態にて接続されて
いる。
理装置の構成を示す。同図においてｌはデータフロー処
理装置、２は処理要素、５は各処理要素２間の結合に局
所的トポロジーを導入した結合網（例えばリングバスを
用いたネットワーク形態の結合網）であり、各処理要素
２は結合網５によってネットワーク形態にて接続されて
いる。
又処理要素２の構成は第２図と同じである。
このような構成の場合、各処理要素２間の通信の局所性
を生かす為、各命令の処理要素２・＼の割当ては第１の
実施例に比してやや工夫を要する。
を生かす為、各命令の処理要素２・＼の割当ては第１の
実施例に比してやや工夫を要する。
すなわち、第１の実施例における組合網３は相異る処理
要素２間のデータの平均転送時間が等しいものであった
が、本実施例の場合は組合網５がネットワーク形態とな
っていることから、各々の処理要素間のデータ転送速度
が異るということである。今、データフロー処理装置Ｊ
内にＮ１ｈの処理要素２が存在し、それぞれ０，１，２
．・・・、Ｎ−１（９） 壕で番号が割当てられており、これらの各処理要素２が
前記結合網５によってリング・々スで接続されているも
のとする。（但し、Ｎ−１ｉｌ目の処理要素２はＯ査目
の処理要素２と接続されているものとする。）本実施例
において第３図に示したグロダラム例を適用する場合、
命令４ノおよび命令４３を１番目（０≦ｉ≦Ｎ−１）の
処理要素に割当てたとすると、命令４２及び命令４４は
ｉに最も近いｌとは異る値コを選び、ｊ番目の処理要素
を割当てる必要がある。すなわち、このように割当てる
ことによって転送時間が短かくなって全体として処理時
間を短かくすることができる。この場合のｌとｊとＮの
関係はｊ ＝ ｍｏｄ （ｉ＋１ ｐ Ｎ）又はｊ＝ｍ
ｏｄ （ｉ−１＃ Ｎ）となる（ここでｍｏｄ（ｘ、ｙ
）はＸをｙで割った剰余を示す）。本実施例においても
アッセンブル又はコン・ぐイル時において、上記方法で
各命令の処理要素への割当てを決定しておき、第１の実
施例と同様に各処理喪累別に対応するプログラムを格納
しておき、個々の処理要素をデータの流れに従って独立
に実行することにな（１０） る。従って本第２の実施例においてもプログラムに内在
する並列性をデータフロー処理装置で効率よく生かすこ
とができる利点を有する。
要素２間のデータの平均転送時間が等しいものであった
が、本実施例の場合は組合網５がネットワーク形態とな
っていることから、各々の処理要素間のデータ転送速度
が異るということである。今、データフロー処理装置Ｊ
内にＮ１ｈの処理要素２が存在し、それぞれ０，１，２
．・・・、Ｎ−１（９） 壕で番号が割当てられており、これらの各処理要素２が
前記結合網５によってリング・々スで接続されているも
のとする。（但し、Ｎ−１ｉｌ目の処理要素２はＯ査目
の処理要素２と接続されているものとする。）本実施例
において第３図に示したグロダラム例を適用する場合、
命令４ノおよび命令４３を１番目（０≦ｉ≦Ｎ−１）の
処理要素に割当てたとすると、命令４２及び命令４４は
ｉに最も近いｌとは異る値コを選び、ｊ番目の処理要素
を割当てる必要がある。すなわち、このように割当てる
ことによって転送時間が短かくなって全体として処理時
間を短かくすることができる。この場合のｌとｊとＮの
関係はｊ ＝ ｍｏｄ （ｉ＋１ ｐ Ｎ）又はｊ＝ｍ
ｏｄ （ｉ−１＃ Ｎ）となる（ここでｍｏｄ（ｘ、ｙ
）はＸをｙで割った剰余を示す）。本実施例においても
アッセンブル又はコン・ぐイル時において、上記方法で
各命令の処理要素への割当てを決定しておき、第１の実
施例と同様に各処理喪累別に対応するプログラムを格納
しておき、個々の処理要素をデータの流れに従って独立
に実行することにな（１０） る。従って本第２の実施例においてもプログラムに内在
する並列性をデータフロー処理装置で効率よく生かすこ
とができる利点を有する。
不発明はプログラム内の各命令の処理要素への割当てを
データ依存関係を手がかりとしてあらかじめ静的に行っ
て、各処理要素に対応してプログラムを格納しておき、
各処理要素における演算処理を独立して実行するもので
あることから、プログラムの並列性を十分生かすことが
でき、数値計算を始めとして知識情報処理における推論
機能のような並列度の高い複雑なアプリケ−ンヨンに広
範囲に利用することができる。
データ依存関係を手がかりとしてあらかじめ静的に行っ
て、各処理要素に対応してプログラムを格納しておき、
各処理要素における演算処理を独立して実行するもので
あることから、プログラムの並列性を十分生かすことが
でき、数値計算を始めとして知識情報処理における推論
機能のような並列度の高い複雑なアプリケ−ンヨンに広
範囲に利用することができる。
第１図は本発明の第１の実施例におけるデータフロー処
理装置の構成図、第２図は処理要素の構成図、第３図は
データフローグラフの例を示す説明図、第４図はトーク
ンの副成を示す説明図、第５図は本発明の第２の実施例
におけるデータフロー処理装置の構成図である。 ｌ・・・データフロー処理装置１，２・・・処理要素、
３．５・・・結合網、２０・・・命令制御装置、２ノ・
・・オペランドメモリ、２２・・・コードメモリ、２３
・・・眞算装置、３ノ・・・トークンのオペランド部、
３２・・・トークンのオペランド修飾部、３３・・トー
クンの宛先情報部、４１，４２，４３．４４・・・命令
。 第１図 第２図 ■−−− 第３図 第４図 第５図 ２
理装置の構成図、第２図は処理要素の構成図、第３図は
データフローグラフの例を示す説明図、第４図はトーク
ンの副成を示す説明図、第５図は本発明の第２の実施例
におけるデータフロー処理装置の構成図である。 ｌ・・・データフロー処理装置１，２・・・処理要素、
３．５・・・結合網、２０・・・命令制御装置、２ノ・
・・オペランドメモリ、２２・・・コードメモリ、２３
・・・眞算装置、３ノ・・・トークンのオペランド部、
３２・・・トークンのオペランド修飾部、３３・・トー
クンの宛先情報部、４１，４２，４３．４４・・・命令
。 第１図 第２図 ■−−− 第３図 第４図 第５図 ２
Claims (1)
- 複数の命令を格納する命令コード記憶部と、到着したデ
゛−夕を一時的に格納するオ被ランド記憶部と、指定さ
れた命令を実行する演算装置と、演算に必要なデータが
全て揃って実行可能となったか否かを検出する機能なら
びに前記命令コード記憶部に格納された命令コードと演
算に必要なｙ” −タを揃えて前記演算装置に送る機能
を有する命令制御装置とから構成される複数の処理袈累
間をデータの受信送信機能を有する結合網で接続し、前
記各処理要素での命令の実行結果を転送すべき宛先命令
のうちの１つを該命令が実行された処理要素に割当てる
とともに他の宛先命令を該処理要素以外の互に異る処理
要素に割当てることによって得られる処理要素別の命令
プログラムを前記各処理要素の命令コード記憶部に対応
して格納せしめ、前記各々の処理要素をデータの流れに
従って独立に実行することを特徴とするデータフロー処
理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57067454A JPS58186848A (ja) | 1982-04-23 | 1982-04-23 | デ−タフロ−処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57067454A JPS58186848A (ja) | 1982-04-23 | 1982-04-23 | デ−タフロ−処理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58186848A true JPS58186848A (ja) | 1983-10-31 |
Family
ID=13345393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57067454A Pending JPS58186848A (ja) | 1982-04-23 | 1982-04-23 | デ−タフロ−処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58186848A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5759251A (en) * | 1980-09-26 | 1982-04-09 | Oki Electric Ind Co Ltd | Variable-word-length data processing system of data flow computer |
| JPS5764860A (en) * | 1980-10-09 | 1982-04-20 | Nec Corp | Parallel processing system |
-
1982
- 1982-04-23 JP JP57067454A patent/JPS58186848A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5759251A (en) * | 1980-09-26 | 1982-04-09 | Oki Electric Ind Co Ltd | Variable-word-length data processing system of data flow computer |
| JPS5764860A (en) * | 1980-10-09 | 1982-04-20 | Nec Corp | Parallel processing system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0087978B1 (en) | Information processing unit | |
| US4268903A (en) | Stack control system and method for data processor | |
| US4780820A (en) | Control flow computer using mode and node driving registers for dynamically switching between parallel processing and emulation of von neuman processors | |
| JP4801605B2 (ja) | Ｓｉｍｄ型マイクロプロセッサ | |
| KR100222032B1 (ko) | 디지탈 신호 처리기에서의 2배 정밀도 곱셈연산 수행방법 | |
| JPS6142308B2 (ja) | ||
| JPH0477932B2 (ja) | ||
| JPS60136870A (ja) | ベクトル処理装置 | |
| US5297073A (en) | Integer divide using shift and subtract | |
| JPS58186848A (ja) | デ−タフロ−処理方式 | |
| CN111512296B (zh) | 处理器架构 | |
| JP2002215606A (ja) | データ処理装置 | |
| KR950014163B1 (ko) | 분산 프로그램을 스택하기 위한 방법 및 장치 | |
| JPS6314275A (ja) | ベクトル演算プロセツサのスカラデ−タ演算方式 | |
| JP2722493B2 (ja) | レジスタ割り付け処理方法 | |
| Thomas | Fundamentals of digital computer programming | |
| JP3638218B2 (ja) | シフト機能付きａｌｕ命令を持つマイクロプロセッサ | |
| KR880001399B1 (ko) | 정보 처리 장치 | |
| CN120373701A (zh) | 一种任务分配方法、装置、计算机设备及存储介质 | |
| JPS63213033A (ja) | デ−タ駆動型計算機 | |
| JPH02183833A (ja) | マルチプロセッサ用コンパイル方式 | |
| JPH0644270B2 (ja) | ベクトルプロセッサの制御処理方式 | |
| JPH04178738A (ja) | レジスタアロケーション方式 | |
| JPS58149570A (ja) | ベクトル命令のスケジユ−リング処理方式 | |
| JPS62224830A (ja) | 符号無し１０進デ−タの演算用コンパイル方式 |