JPS58189766A - 電子レジスタ装置 - Google Patents
電子レジスタ装置Info
- Publication number
- JPS58189766A JPS58189766A JP57071684A JP7168482A JPS58189766A JP S58189766 A JPS58189766 A JP S58189766A JP 57071684 A JP57071684 A JP 57071684A JP 7168482 A JP7168482 A JP 7168482A JP S58189766 A JPS58189766 A JP S58189766A
- Authority
- JP
- Japan
- Prior art keywords
- program
- storage means
- address
- mask rom
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/26—Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
- G06F9/262—Arrangements for next microinstruction selection
- G06F9/268—Microinstruction selection not based on processing results, e.g. interrupt, patch, first cycle store, diagnostic programs
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/60—Software deployment
- G06F8/65—Updates
- G06F8/66—Updates of program code stored in read-only memory [ROM]
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
- G06F9/322—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address
- G06F9/328—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address for runtime instruction patching
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07G—REGISTERING THE RECEIPT OF CASH, VALUABLES, OR TOKENS
- G07G1/00—Cash registers
- G07G1/12—Cash registers electronically operated
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Financial Or Insurance-Related Operations Such As Payment And Settlement (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は各１重取引情報を登録処理する電子式キヤノン
ユレジスタ、あるいは銀行業務に用いられるテラースマ
／ン等の電子機器（以下電子レジスタ装置と総称し、Ｅ
ＣＲと略す。）に関し、特には固定的なメモリ装置に書
き込まれた各種取引処理フーロクラム等のプログラムの
一部に変更あるいは修正を余儀々くされた場合に、当該
プロクラムの変更あるいは修正が簡単かつ容易に行い得
るように工夫したＥＣＨに関するものである、。
ユレジスタ、あるいは銀行業務に用いられるテラースマ
／ン等の電子機器（以下電子レジスタ装置と総称し、Ｅ
ＣＲと略す。）に関し、特には固定的なメモリ装置に書
き込まれた各種取引処理フーロクラム等のプログラムの
一部に変更あるいは修正を余儀々くされた場合に、当該
プロクラムの変更あるいは修正が簡単かつ容易に行い得
るように工夫したＥＣＨに関するものである、。
般１・こＥＣＨの各種取引処理プログラムを固定的々メ
モリ装置に書込む場合、価格的に安価なマスクＲＯＭ
（リードオンリメモリ）が使用されている。しかしこの
ＲＯＭに一部、処理プロクラｌ、を書込むことによって
その処理プログラムは固定されて［７まう。ところが、
この様に処理プログラムをマスクＲＯＭに書込んだ後に
おいて、その処理プログラムの一部を変更あるいは修正
しだい場合がよく発生し、その場合はプログラムが固定
記憶されているので新たにプログラムを書込んだマスク
ＲＯＭと交換する必要があった。この結果プログラムを
変更し、あるいは修正しようとする場合には非常に高価
になるばかりでなく、多大な時間と労力がかかり、この
種の変更修正を困難にしていた。
モリ装置に書込む場合、価格的に安価なマスクＲＯＭ
（リードオンリメモリ）が使用されている。しかしこの
ＲＯＭに一部、処理プロクラｌ、を書込むことによって
その処理プログラムは固定されて［７まう。ところが、
この様に処理プログラムをマスクＲＯＭに書込んだ後に
おいて、その処理プログラムの一部を変更あるいは修正
しだい場合がよく発生し、その場合はプログラムが固定
記憶されているので新たにプログラムを書込んだマスク
ＲＯＭと交換する必要があった。この結果プログラムを
変更し、あるいは修正しようとする場合には非常に高価
になるばかりでなく、多大な時間と労力がかかり、この
種の変更修正を困難にしていた。
本発明は上記した問題点を除去したＥＣＲを提供するこ
とを目的として成されたものであり、この目的を達成す
るため、本発明を実施したＥＣＲはこの装置の取引登録
処理方法あるいは登録されたデータを点検・精算処理す
る処理プログラム等のプログラムを同定的に記憶する第
１の記憶手段（マスクＲＯＭ）と、この第１の記憶手段
と同一アドレスを有し、この各アドレス位置に対してプ
ン１、唱グラムの変更の有無を表わす情報を記憶する第
２の記憶手段と、上記の第１の記憶手段のプロクラム変
更アドレス及びその修正プログラムの記憶アドレスを記
憶する第３の記憶手段と、ト記の第１の記憶手段とは異
なるアドレス付けが成された修＋’Ｅプログラムを記憶
する第４の記憶手段と、上記の第３及び第４の記憶手段
をバノクア・プする′小池奄源七、上記の第２の記憶手
段への情報の設定を装置の電源の投入に関連ｊ７て上記
の第３の記１意手段の記憶情報に基づいて行なう手段と
を備えるように構成されており、このような構成により
、本発明は上記マスクＲＯＭを交換することなくマスク
ＲＯＭに固定記憶されたプロクラムが修正できると共に
この修ノにしたプログラムを装置電源のオン・オンに関
係なく効率よく記憶保持出来る電子し／スタ装置か提供
される。
とを目的として成されたものであり、この目的を達成す
るため、本発明を実施したＥＣＲはこの装置の取引登録
処理方法あるいは登録されたデータを点検・精算処理す
る処理プログラム等のプログラムを同定的に記憶する第
１の記憶手段（マスクＲＯＭ）と、この第１の記憶手段
と同一アドレスを有し、この各アドレス位置に対してプ
ン１、唱グラムの変更の有無を表わす情報を記憶する第
２の記憶手段と、上記の第１の記憶手段のプロクラム変
更アドレス及びその修正プログラムの記憶アドレスを記
憶する第３の記憶手段と、ト記の第１の記憶手段とは異
なるアドレス付けが成された修＋’Ｅプログラムを記憶
する第４の記憶手段と、上記の第３及び第４の記憶手段
をバノクア・プする′小池奄源七、上記の第２の記憶手
段への情報の設定を装置の電源の投入に関連ｊ７て上記
の第３の記１意手段の記憶情報に基づいて行なう手段と
を備えるように構成されており、このような構成により
、本発明は上記マスクＲＯＭを交換することなくマスク
ＲＯＭに固定記憶されたプロクラムが修正できると共に
この修ノにしたプログラムを装置電源のオン・オンに関
係なく効率よく記憶保持出来る電子し／スタ装置か提供
される。
以Ｆ、本発明の一実施例について図面を参照して、１ト
細に説明する。
細に説明する。
第１図は本発明を実施したＥ ＣＲの構成を示すフ１コ
ックμｍである。
ックμｍである。
第１図において、１は中央演算処理装置（ＣＰＵ）であ
り、該ＣＰＵＩには各種取引処理プログラム等を固定的
に記憶保持する第１の記憶手段（マスクＲＯＭ）２と、
このマスクＲＯＭ２と同一アドレスを有し、マスクＲＯ
Ｍ２の各アドレス位置に対してプログラムの変更の有無
を記憶する第２の記憶手段（ＲＡＭ）３と、マスクＲＯ
Ｍ２とは異なるアドレス付けがなされ、修正プログラム
を記憶する第４の記憶手段（ＲＡＭＪ４と、マスクＲＯ
Ｍ２のプログラム変更アドレスとその変更アドレスに対
する修正プログラムを記憶したＲＡＭ４の記憶アドレス
とを一対にして記憶する第３の記憶手段（ＲＡＭ）５と
、各種登録処理されたデータを記憶するＲＡＭ６と、各
種取引情報の入力を行なう入カキ−及び装置の電源オン
・オフ・登録・点検・精算等のモード情報の選択を行う
モード選択ギーＭを有する入力手段７と、入出力情報等
を表示する表示手段８と、同様にこの入出力情報等をレ
シート等に印字する印字手段９と、取引登録等で発生し
た現金等を収納するドロワー１０と、各ｆφデータある
いはプログラム等を読込むための磁気テープ装置１１が
データバス１４及びアドレスバス１５を介して接続され
ている。
り、該ＣＰＵＩには各種取引処理プログラム等を固定的
に記憶保持する第１の記憶手段（マスクＲＯＭ）２と、
このマスクＲＯＭ２と同一アドレスを有し、マスクＲＯ
Ｍ２の各アドレス位置に対してプログラムの変更の有無
を記憶する第２の記憶手段（ＲＡＭ）３と、マスクＲＯ
Ｍ２とは異なるアドレス付けがなされ、修正プログラム
を記憶する第４の記憶手段（ＲＡＭＪ４と、マスクＲＯ
Ｍ２のプログラム変更アドレスとその変更アドレスに対
する修正プログラムを記憶したＲＡＭ４の記憶アドレス
とを一対にして記憶する第３の記憶手段（ＲＡＭ）５と
、各種登録処理されたデータを記憶するＲＡＭ６と、各
種取引情報の入力を行なう入カキ−及び装置の電源オン
・オフ・登録・点検・精算等のモード情報の選択を行う
モード選択ギーＭを有する入力手段７と、入出力情報等
を表示する表示手段８と、同様にこの入出力情報等をレ
シート等に印字する印字手段９と、取引登録等で発生し
た現金等を収納するドロワー１０と、各ｆφデータある
いはプログラム等を読込むための磁気テープ装置１１が
データバス１４及びアドレスバス１５を介して接続され
ている。
（財）に上記ＲＡＭ４及びＲＡＭ５はバックアップ電池
電源１３によりバンクアップされ、またＲＡＭ６の一部
のエリアもバックアップ電池電源１３により、バックア
ップされている。
電源１３によりバンクアップされ、またＲＡＭ６の一部
のエリアもバックアップ電池電源１３により、バックア
ップされている。
また１２はフリップフロップにより構成され、ＲＡＭ３
から出力される゛′１″信号によってセットされ、該フ
リップフロップ１２のセット出力によ−フてＣＰＵＩに
対して割込みをかけると共にＲＡＭ４に記憶された修正
プログラムの最終ステップに応答してＣＰＵＩからの信
号でリセットされるプログラムの変更アドレス位置を検
出する検出手段である。１６はデコーダであり、アドレ
スバス１４−ヒのアドレス情報をテコードして上記の各
構成要素を選択するよ−うに構成されている。
から出力される゛′１″信号によってセットされ、該フ
リップフロップ１２のセット出力によ−フてＣＰＵＩに
対して割込みをかけると共にＲＡＭ４に記憶された修正
プログラムの最終ステップに応答してＣＰＵＩからの信
号でリセットされるプログラムの変更アドレス位置を検
出する検出手段である。１６はデコーダであり、アドレ
スバス１４−ヒのアドレス情報をテコードして上記の各
構成要素を選択するよ−うに構成されている。
１７はギーインターフェイス（Ｋｅｙ’／Ｆ）、１８は
プリンタインターフェイス（Ｐ’／Ｆ）、１９ｉｄ表７
ドインターンエイス（Ｄ■／Ｆ）、２０は入出力用イン
ターフェイス（Ｉ７． Ｉ ／Ｆ）である。
プリンタインターフェイス（Ｐ’／Ｆ）、１９ｉｄ表７
ドインターンエイス（Ｄ■／Ｆ）、２０は入出力用イン
ターフェイス（Ｉ７． Ｉ ／Ｆ）である。
なお上記記憶手段３〜６はそれぞれＣ−ＭＯＳランダノ
、アクセスメモリ（ＲＡＭ）により構成されている。
、アクセスメモリ（ＲＡＭ）により構成されている。
２１は電源回路であり、該電源回路２１は入力手段７に
設けられたモード選択キーＭのオン動作（オフ位置より
所望のモードを選択する動作）に応答して起動されて、
装置各部に電力を供給すると共に（図示せず）電源投入
（オン）信号をＣＰＵ１に入力するように構成されてい
る。
設けられたモード選択キーＭのオン動作（オフ位置より
所望のモードを選択する動作）に応答して起動されて、
装置各部に電力を供給すると共に（図示せず）電源投入
（オン）信号をＣＰＵ１に入力するように構成されてい
る。
また上記マスクＲＯＭ２には電源投入に応答してアドレ
スされるイニシャルプログラム〔第３図（ａ）〕が予め
固定記憶されている。
スされるイニシャルプログラム〔第３図（ａ）〕が予め
固定記憶されている。
次に上記第１図に示したＥＣＨのプログラム変更の動作
について第３図（ａ）に示す動作フロー図と共に説明す
る。
について第３図（ａ）に示す動作フロー図と共に説明す
る。
第１の記憶手段であるマスクＲＯＭ２に書込んだ固定さ
れた処理プログラムに一部変更を要する場合には、先ず
変更を要するマスクＲＯＭ２のアドレス位置と対応する
修正プログラムを記憶させるＲＡＭ４の記憶アドレス位
置をＲＡＭ５に、修旧プロクラムをＲＡＭ４に、それぞ
れ磁気テープ装置１１からロードさせ各々記憶保持させ
る。
れた処理プログラムに一部変更を要する場合には、先ず
変更を要するマスクＲＯＭ２のアドレス位置と対応する
修正プログラムを記憶させるＲＡＭ４の記憶アドレス位
置をＲＡＭ５に、修旧プロクラムをＲＡＭ４に、それぞ
れ磁気テープ装置１１からロードさせ各々記憶保持させ
る。
具体的には第４の記憶手段（ＲＡＭ）４には第２図（ａ
）に示すように該ＲＡＭ４の所定アドレス×ＸＸＡ以降
に第１の記憶手段であるマスクＲＯＭ２のプログラム変
更の必要なアドレスＡの修正プログラムが順次書込捷れ
ると共にその修正プログラムの最終ステップにはマスク
ＲＯＭ２への戻リアドレスにジャンプする命令が書込ま
れる。またマスクＲＯＭ２のアドレスＢのプログラムの
変更が必要な場合、同様にその修正プログラムがＲＡＭ
４のアドレス×××Ｂ以降に書込まれる。また第３の記
憶手段（ＲＡＭ）５には第２図（ｂ）に示すように先頭
のアドレス領域ａに７ラク“１”カセットされると共に
マスクＲＯＭ２のどのアドレスの修正プロクラムがＲＡ
Ｍ４のどのアドレスに記憶されているかを示すテーブル
が記憶される。
）に示すように該ＲＡＭ４の所定アドレス×ＸＸＡ以降
に第１の記憶手段であるマスクＲＯＭ２のプログラム変
更の必要なアドレスＡの修正プログラムが順次書込捷れ
ると共にその修正プログラムの最終ステップにはマスク
ＲＯＭ２への戻リアドレスにジャンプする命令が書込ま
れる。またマスクＲＯＭ２のアドレスＢのプログラムの
変更が必要な場合、同様にその修正プログラムがＲＡＭ
４のアドレス×××Ｂ以降に書込まれる。また第３の記
憶手段（ＲＡＭ）５には第２図（ｂ）に示すように先頭
のアドレス領域ａに７ラク“１”カセットされると共に
マスクＲＯＭ２のどのアドレスの修正プロクラムがＲＡ
Ｍ４のどのアドレスに記憶されているかを示すテーブル
が記憶される。
なおこの実施例の場合はマスクＲＯＭ２のアドレスＡ、
Ｈにプログラムの変更がある場合を示している。
Ｈにプログラムの変更がある場合を示している。
この様にＲＡＭ４．５に磁気テープ装置１１からマスク
ＲＯＭ２に固定されたプログラムの変更位置と修正プロ
グラムを書込み修正プログラムの設定を完了する。なお
、この時ＲＡＭ５のエリアａには上述のようにこの装置
のマスクＲＯＭ２のプログラムに変更があることを示す
フラグが書き込まれる。
ＲＯＭ２に固定されたプログラムの変更位置と修正プロ
グラムを書込み修正プログラムの設定を完了する。なお
、この時ＲＡＭ５のエリアａには上述のようにこの装置
のマスクＲＯＭ２のプログラムに変更があることを示す
フラグが書き込まれる。
この様な状態にしておいて、オペレータが登録処理を行
うために入力手段７のモード選択キーＭを操作して所定
の動作モードを選択すると共に電源回路２１を起動する
。この電源回路２１の起動により、装置各部に電力が供
給されると共に電源オン信号がＣＰＵＩに入力される。
うために入力手段７のモード選択キーＭを操作して所定
の動作モードを選択すると共に電源回路２１を起動する
。この電源回路２１の起動により、装置各部に電力が供
給されると共に電源オン信号がＣＰＵＩに入力される。
ＣＰＵＩはこの電源の投入に応答してマスクＲＯＭ２に
記憶された初期動作プログラム（ＩＰ）を指定し、第３
図（ａ）に示す動作プログラムを実行する。即ちＣＰＵ
１は′電源投入状態を検知した後（ステップｎｌ）、ま
ずＲＡＭ５のエリアａにフラグが設定されているか否か
を判定しくステップｎ２）、もしフラグが検定されてい
ればステップｎ３に移行してＲＡＭ５に記憶されている
マスクＲＯＭ２の変更を要するプログラムアドレスを読
出しその読出したアドレスに対応するＲＡＭ３のエリア
に７ラグ°′１″を設定する（ステップｎ４）。この実
施例の場合Ａ−Ｂにフラグ” １ ″が設定される。こ
の設定動作が完了するとＣＰＵＩは選択されたモードの
処理を実行するためにモード選択キーＭにより選択され
たモード情報を読込み（ステップｎ６）選択されたモー
ドを判定して（ステップｎ７）、マスクＲＯＭ２に記憶
された所定の動作モードに対応したプログラムを選択指
定する。
記憶された初期動作プログラム（ＩＰ）を指定し、第３
図（ａ）に示す動作プログラムを実行する。即ちＣＰＵ
１は′電源投入状態を検知した後（ステップｎｌ）、ま
ずＲＡＭ５のエリアａにフラグが設定されているか否か
を判定しくステップｎ２）、もしフラグが検定されてい
ればステップｎ３に移行してＲＡＭ５に記憶されている
マスクＲＯＭ２の変更を要するプログラムアドレスを読
出しその読出したアドレスに対応するＲＡＭ３のエリア
に７ラグ°′１″を設定する（ステップｎ４）。この実
施例の場合Ａ−Ｂにフラグ” １ ″が設定される。こ
の設定動作が完了するとＣＰＵＩは選択されたモードの
処理を実行するためにモード選択キーＭにより選択され
たモード情報を読込み（ステップｎ６）選択されたモー
ドを判定して（ステップｎ７）、マスクＲＯＭ２に記憶
された所定の動作モードに対応したプログラムを選択指
定する。
一方もしＲＡＭ５のエリアａにフラグが設定されていな
ければステップｎ２からステップｎ６に移行［７てＣＰ
ＵＩはすぐ選択されたモードの処理を実行するためにマ
スクＲＯＭ２の該当プログラムを選択する。
ければステップｎ２からステップｎ６に移行［７てＣＰ
ＵＩはすぐ選択されたモードの処理を実行するためにマ
スクＲＯＭ２の該当プログラムを選択する。
このような初期動作プログラム（ＩＰ）の実行により第
２の記憶手段であるＲＡＭ３への情報の設定が装置の電
源の投入に関連して第３の記憶手段であるＲ Ａ Ｍ
５の記憶情報に基ついて行なわれ、第２の記憶手段（Ｒ
ＡＭ）３には第２図（ｃ）に示すようにマスクＲＯＭ２
のプログラム変更アドレスと同じアドレスに、ＲＯＭ２
のそのアドレスに記憶されたプログラムに変更が必要で
あることを示すフラグが記憶される。
２の記憶手段であるＲＡＭ３への情報の設定が装置の電
源の投入に関連して第３の記憶手段であるＲ Ａ Ｍ
５の記憶情報に基ついて行なわれ、第２の記憶手段（Ｒ
ＡＭ）３には第２図（ｃ）に示すようにマスクＲＯＭ２
のプログラム変更アドレスと同じアドレスに、ＲＯＭ２
のそのアドレスに記憶されたプログラムに変更が必要で
あることを示すフラグが記憶される。
次にこのマスクＲＯＭ２に記憶されたプロゲラｌ、の実
行手順について、第３図（ｂ）に示す動作フロー図に従
って説明する。
行手順について、第３図（ｂ）に示す動作フロー図に従
って説明する。
この実行においてはＣＰＵＩからマスクＲＯＭ２を順次
アドレスしくステソゲｎｔｌ 、 ｎ４２ ）、’Ｃの
ＲＯＭ２内のプログラムが順次アクセスされて当該プロ
グラムが実行される（ステップｎ１４）。
アドレスしくステソゲｎｔｌ 、 ｎ４２ ）、’Ｃの
ＲＯＭ２内のプログラムが順次アクセスされて当該プロ
グラムが実行される（ステップｎ１４）。
この時ＲＡＭ３にもマスクＲＯＭ２と同一のアドレス付
けが成されていてＣＰＵＩよりアドレス情報が転送され
るために、マスクＲＯＭ２と同期した関係でアドレスさ
れ、そのアドレス位置のテークが読出される。上記ＲＡ
Ｍ３には上述のように変更を要しないプログラムステッ
プには０”が、また変更を要するプログラムステップに
は“１ｎが大火記憶されており、ＲＡＭ３がら゛０＃出
カ９ハ がある場合にはフリップフロップ１２がリセット状態と
なっている。このため、ＣＰＵＩは前記フリップ７０ノ
ブ１２のセット出力である割込み信号が到来しない間は
マスクＲＯＭ２のプログラムステップを順次進行させる
。
けが成されていてＣＰＵＩよりアドレス情報が転送され
るために、マスクＲＯＭ２と同期した関係でアドレスさ
れ、そのアドレス位置のテークが読出される。上記ＲＡ
Ｍ３には上述のように変更を要しないプログラムステッ
プには０”が、また変更を要するプログラムステップに
は“１ｎが大火記憶されており、ＲＡＭ３がら゛０＃出
カ９ハ がある場合にはフリップフロップ１２がリセット状態と
なっている。このため、ＣＰＵＩは前記フリップ７０ノ
ブ１２のセット出力である割込み信号が到来しない間は
マスクＲＯＭ２のプログラムステップを順次進行させる
。
今マスクＲＯＭ２のアドレス位置がプログラム変更を要
するアドレス位置Ａに来ると、ＲＡＭ３から７ラグ°′
１”が出力されてフリソゲ７０ツブ１２がセットされる
。即ち該フリップフロップ１２は今、変更を要するアド
レス位置にあることをＲＡＭ３に記憶されているフラグ
記憶内容により検出しくステップｎ１３）、ＣＰＵＩに
対して割込み信号（セント出力）を供給し、割込みをか
ける（ステップｎ１６）。
するアドレス位置Ａに来ると、ＲＡＭ３から７ラグ°′
１”が出力されてフリソゲ７０ツブ１２がセットされる
。即ち該フリップフロップ１２は今、変更を要するアド
レス位置にあることをＲＡＭ３に記憶されているフラグ
記憶内容により検出しくステップｎ１３）、ＣＰＵＩに
対して割込み信号（セント出力）を供給し、割込みをか
ける（ステップｎ１６）。
ＣＰＵＩけ割込み信号に応答して、現在のアドレス値Ａ
を一時記憶すると共にＲＡＭ５に記憶されているアドレ
ス情報にもとづき先に一時記憶したアドレス値Ａからこ
れに対応する修正プログラドを記憶するＲＡＭ４のアド
レス位置×××Ａを検索Ｕ−（ステソゲ１７１−１７）
、そしてこの修正グロダラム位着にジャンプさせて、変
更プログラムを指定する（ステップｎ１８）。従って、
このＲＡＭ４のアドレス×××Ａ以降に記憶された修正
プログラムが実行されることになる（ステップｎ１９）
。
を一時記憶すると共にＲＡＭ５に記憶されているアドレ
ス情報にもとづき先に一時記憶したアドレス値Ａからこ
れに対応する修正プログラドを記憶するＲＡＭ４のアド
レス位置×××Ａを検索Ｕ−（ステソゲ１７１−１７）
、そしてこの修正グロダラム位着にジャンプさせて、変
更プログラムを指定する（ステップｎ１８）。従って、
このＲＡＭ４のアドレス×××Ａ以降に記憶された修正
プログラムが実行されることになる（ステップｎ１９）
。
またこの修正プログラムの最後にはジャンプ命令が記憶
されており、この修正プログラムの実行が終了すると、
７フリツグフロツプ１２がリセットされると共にマスク
ＲＯＭ２にジャンプしくステソゲｎ２０）再びマスクＲ
ＯＭ２のプログラムを実行する。
されており、この修正プログラムの実行が終了すると、
７フリツグフロツプ１２がリセットされると共にマスク
ＲＯＭ２にジャンプしくステソゲｎ２０）再びマスクＲ
ＯＭ２のプログラムを実行する。
同様に、マスクＲＯＭ２のプログラムを順次実行し、再
び変更を要するアドレス位置Ｂに来ると、フリップフロ
ップ１２をセットさせてＣＰＵＩに割込みをかけ、そし
てＲＡＭ４の当該アドレス位置に対応する修正プログラ
ムを実行させる。
び変更を要するアドレス位置Ｂに来ると、フリップフロ
ップ１２をセットさせてＣＰＵＩに割込みをかけ、そし
てＲＡＭ４の当該アドレス位置に対応する修正プログラ
ムを実行させる。
なお上記ＲＡＭ３にはマスクＲＯＭ２の１バイトに対し
て１ビツトの割合でプログラムの変更の要否を示すフラ
グが設けられている。
て１ビツトの割合でプログラムの変更の要否を示すフラ
グが設けられている。
上記実施例においてはプログラム修正に必要な各ｆΦ情
報を磁気テオプ装置から読込む場合につぃて説明したが
、この磁気テープ装置に代えて各種情報記憶装置及び現
在汎用されている同様のＥＣＲをインラインあるいはオ
ンラインで接続してその情報を転送する様にしてもよく
、まだキー人力手段よりプログラム修正情報を設定入力
するようにしてもよいことは言うまでもない。更にＲＡ
Ｍ４及び５は説明の便宜士別々のものとして表現しだが
同−ＲＡＭの別アドレスの個所を使用してもよい。
報を磁気テオプ装置から読込む場合につぃて説明したが
、この磁気テープ装置に代えて各種情報記憶装置及び現
在汎用されている同様のＥＣＲをインラインあるいはオ
ンラインで接続してその情報を転送する様にしてもよく
、まだキー人力手段よりプログラム修正情報を設定入力
するようにしてもよいことは言うまでもない。更にＲＡ
Ｍ４及び５は説明の便宜士別々のものとして表現しだが
同−ＲＡＭの別アドレスの個所を使用してもよい。
以上のように本発明によれば各種取引処理プログラムを
固定的に記憶する第１の記憶手段であるマスクＲＯＭと
同一アドレスを有し、そのアドレスのマスクＲＯＭに記
憶されたプログラムに変更が必要か否かを記憶する記憶
手段と、変更が必要と判定された場合の修正プログラム
がどのアドレスに記憶されているかを示す情報を記憶す
る記憶手段と、修正プログラムを記憶する記憶手段と、
上記修正プログラムがどのアドレスに記憶されているか
を示す情報を記憶する記憶手段及び修正プログラドを記
憶する記憶手段の記憶情報を記憶保持するだめのバック
アップ電源とを設け、装置の電源投入に関連して上記マ
スクＲＯＭに記憶されたプログラムに変更が必要か否か
を記憶するための記憶手段に上記修正プログラムがどの
アドレスに記憶されているかを示す情報を記憶する記憶
手段の配憶情報に基づいて所定の情報を設定する様に構
成されているため、従来の如くマスクＲＯＭを交換する
ことなく極めて容易にマスクＲＯＭに固定記憶されたプ
ログラムを修正することが出来ると共にそのプログラム
を装置電源のオン・オフにかかわらず記憶保持出来る。
固定的に記憶する第１の記憶手段であるマスクＲＯＭと
同一アドレスを有し、そのアドレスのマスクＲＯＭに記
憶されたプログラムに変更が必要か否かを記憶する記憶
手段と、変更が必要と判定された場合の修正プログラム
がどのアドレスに記憶されているかを示す情報を記憶す
る記憶手段と、修正プログラムを記憶する記憶手段と、
上記修正プログラムがどのアドレスに記憶されているか
を示す情報を記憶する記憶手段及び修正プログラドを記
憶する記憶手段の記憶情報を記憶保持するだめのバック
アップ電源とを設け、装置の電源投入に関連して上記マ
スクＲＯＭに記憶されたプログラムに変更が必要か否か
を記憶するための記憶手段に上記修正プログラムがどの
アドレスに記憶されているかを示す情報を記憶する記憶
手段の配憶情報に基づいて所定の情報を設定する様に構
成されているため、従来の如くマスクＲＯＭを交換する
ことなく極めて容易にマスクＲＯＭに固定記憶されたプ
ログラムを修正することが出来ると共にそのプログラム
を装置電源のオン・オフにかかわらず記憶保持出来る。
またこの修正プログラム情報を装置の電源オフ時に必要
最小限のＲＡＭで行う様にしたためコストの低減が計れ
ると共にそのバックアップ電池電源の消費電力を軽減す
ることが出来るため非常に有用で実用的な電子レジスタ
装置を提供することが出来る。
最小限のＲＡＭで行う様にしたためコストの低減が計れ
ると共にそのバックアップ電池電源の消費電力を軽減す
ることが出来るため非常に有用で実用的な電子レジスタ
装置を提供することが出来る。
第１図は本発明を実施しだＥＣＨの構成を示すブロッ５
．り図、第２図（ａ）乃至（ｃ）はそれぞれＲＡＭ４゜
５及ｑの記憶状態を示す図、第３図（ａ）及び（ｂ）ば
それぞれ本発明装置のプログラム修正及び変更プログラ
ムの実行動作の説明に供する動作フロー図である。 １ ・中央演算処理装置（ＣＰＵ）、２・・第１の記憶
手段、３ ・第２の記憶手段、４ ・第４の記憶手段、
５・・第３の記憶手段、１３・・バックアップ電池電源
、２１・・電源回路、Ｍ・モード選択キー（電源投入手
段）、ＩＰ 初期動作プログラム。 代理人 弁理士 福 士 愛 彦（他２名）３９３− ＲＡＭ々 第２図 （ａ） 第 （ｂ） ３図
．り図、第２図（ａ）乃至（ｃ）はそれぞれＲＡＭ４゜
５及ｑの記憶状態を示す図、第３図（ａ）及び（ｂ）ば
それぞれ本発明装置のプログラム修正及び変更プログラ
ムの実行動作の説明に供する動作フロー図である。 １ ・中央演算処理装置（ＣＰＵ）、２・・第１の記憶
手段、３ ・第２の記憶手段、４ ・第４の記憶手段、
５・・第３の記憶手段、１３・・バックアップ電池電源
、２１・・電源回路、Ｍ・モード選択キー（電源投入手
段）、ＩＰ 初期動作プログラム。 代理人 弁理士 福 士 愛 彦（他２名）３９３− ＲＡＭ々 第２図 （ａ） 第 （ｂ） ３図
Claims (1)
- １ 各種取引情報を登録処理する電子レジスタ装置にお
いて、該装置の取引登録処理方法あるいけ登録されたデ
ータを点検・精算処理する処理プロクラム等のプログラ
ムを固定的に記憶する第１の記憶手段と、該第１の記憶
手段と同一アドレスを有し、この各アドレス位置に対し
てプログラムの変更の有無を表わす情報を記憶する第２
の記憶手段と、上記第１の記憶手段のプログラム変更ア
ドレス及びその修正プログラムの記憶アドレスを記憶す
る第３の記憶手段と、上記第１の記憶手段とは異なるア
ドレス付けがｋされた修正プログラムを記憶する第４の
記憶手段と、−上記第３及び第４の記憶手段をバックア
ップする電池電源と、上記第２の記憶手段への情報の設
定を装置の電源の投入に関連して上記第；３の記憶手段
の記憶情報に基づいて行う子役とを備えだことを特徴と
する電子レジスタ装置っ２ 上言ピ第３の配憶手段は上
記第２の記憶手段への情報の書１ノ・みの要否を示す情
報を記憶する記憶領域を備えるように構成したことを特
徴とする特許請求の範囲第１項記載の電子レジスタ装置
。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57071684A JPS58189766A (ja) | 1982-04-29 | 1982-04-29 | 電子レジスタ装置 |
| US06/487,667 US4688173A (en) | 1982-04-26 | 1983-04-22 | Program modification system in an electronic cash register |
| GB08311132A GB2122780B (en) | 1982-04-26 | 1983-04-25 | Program modification system |
| CA000426629A CA1200610A (en) | 1982-04-26 | 1983-04-25 | Program modification system in an electronic cash register |
| DE19833314976 DE3314976A1 (de) | 1982-04-26 | 1983-04-26 | Elektronische registrierkasse |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57071684A JPS58189766A (ja) | 1982-04-29 | 1982-04-29 | 電子レジスタ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58189766A true JPS58189766A (ja) | 1983-11-05 |
Family
ID=13467626
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57071684A Pending JPS58189766A (ja) | 1982-04-26 | 1982-04-29 | 電子レジスタ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58189766A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5663650A (en) * | 1979-10-25 | 1981-05-30 | Sharp Corp | Program change system of electronic apparatus |
-
1982
- 1982-04-29 JP JP57071684A patent/JPS58189766A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5663650A (en) * | 1979-10-25 | 1981-05-30 | Sharp Corp | Program change system of electronic apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06242948A (ja) | パイプライン処理計算機 | |
| JP2002236589A (ja) | コンピュータシステムのｂｉｏｓデータ格納装置及びその駆動方法 | |
| JPS6355119B2 (ja) | ||
| JPS58189766A (ja) | 電子レジスタ装置 | |
| JPS58195271A (ja) | 電子レジスタ装置 | |
| JPS58186875A (ja) | 電子式キヤツシユレジスタ等のプログラム変更方式 | |
| JPS58195268A (ja) | 電子レジスタ | |
| JPH056281A (ja) | 情報処理装置 | |
| JPS58189769A (ja) | 電子レジスタの変更プログラム設定方式 | |
| JPH0772908A (ja) | プログラマブルコントローラ | |
| JPS58189767A (ja) | 電子レジスタ装置 | |
| JP2504151B2 (ja) | デ―タ処理装置 | |
| JP2765831B2 (ja) | データ処理装置 | |
| JPH0268624A (ja) | プログラム修正回路 | |
| JPH04181331A (ja) | 命令リトライ方式 | |
| JPH0426913Y2 (ja) | ||
| JPH0683986A (ja) | シングルチップ・マイクロコンピュータ | |
| JPH0424836A (ja) | マイクロプロセッサ | |
| JP2506591B2 (ja) | 補助処理装置 | |
| JPH02242453A (ja) | ソフトエラーの修正方法 | |
| JPS6149695B2 (ja) | ||
| JPH0916399A (ja) | 計算機 | |
| JPH0159608B2 (ja) | ||
| JPH09231073A (ja) | プログラマブルコントローラ | |
| JPS6244834A (ja) | 電子計算機の制御方式 |