JPH09231073A - プログラマブルコントローラ - Google Patents

Abstract

(57)【要約】 【課題】 プログラム容量を抑えることでもって高速で
インデックス指定命令を実行できるプログラマブルコン
トローラを提供する。 【解決手段】 データを読み書きする汎用レジスタ２１
ａと、命令を実行すべきアドレスを計算するアドレス計
算部３と、外部メモリ４１へデータを読み書きするメモ
リアクセス部４と、を有してビット処理をハードウエア
で行うプロセッサＡを備え、ビット演算処理及び複数ビ
ットで構成されるワード単位の応用処理を演算対象にて
行うプログラマブルコントローラにおいて、前記汎用レ
ジスタ２１ａと接続されたセレクタ７が前記命令コード
６中に設けられた前記演算対象を間接指定するインデッ
クス指定命令の有無を表示する表示フラグを識別した結
果に基づいて、前記汎用レジスタ２１ａの内容を前記演
算対象としてハードウエアでインデックス指定命令の処
理を行う構成にしてある。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、入力されたプログ
ラムの命令コードに基づいて、ビット演算処理及び複数
ビットで構成されるワード単位の応用処理を演算対象に
て行うプログラマブルコントローラに関するものであ
る。

【０００２】

【従来の技術】従来、この種のプログラマブルコントロ
ーラとして、データを読み書きする汎用レジスタと、命
令を実行すべきアドレスを計算するアドレス計算部と、
外部メモリへデータを読み書きするメモリアクセス部
と、を有してビット処理をハードウエアで行うプロセッ
サを備えたものが存在する。

【０００３】さらに詳しくは、入力されたプログラムの
命令コードがシーケンス命令である場合、演算対象がア
ドレスとなる。ここで、演算対象のインデックス指定と
は、インデックスレジスタのデータと命令コード中に記
述されて定数である直値との和を演算対象アドレスとす
るものである。

【０００４】図７は、ビット演算命令の一つで演算対象
ビットの内容をアキュームレータ（ＡＣＣ）に読み出す
ＳＴ命令の例を示している。インデックスレジスタ（Ｉ
Ｘ）のデータが１５で命令コード中の直値が３で和が１
８であるから、図７（ａ）に示すＳＴＩＸＸ３命令は図
７（ｂ）に示すＳＴＸ１８命令と同じことになる。この
ＳＴＸ1８命令でもって、図７（ｃ）に示すメモリのア
ドレス１のワードデータ中のビット８を演算対象とし、
ハードウエアのＡＣＣにその内容を読み出す。

【０００５】プロセッサは、命令コード中に予め直値で
記述されたメモリアドレスのデータのみを演算対象とし
て、ビット処理をハードウエアで実行することができ
る。このようなプロセッサを用いてインデックス指定命
令を実行しようとすると、図８に示すフローでの実行手
順が必要となる。

【０００６】まず、＃２１において、インデックスレジ
スタのデータ（ＩＸ）を読み出してレジスタに設けられ
ている汎用レジスタのｒ２に入力する。＃２２で、イン
デックスレジスタのデータ（ｒ２）と命令コード中の直
値（ｍ）とを加算して、汎用レジスタのｒ１に入力す
る。＃２３で、ワードアドレスとワード中のビット位置
とを分離するために、ｒ１を４ビット右へシフトして、
ワードアドレスを表す「結果」及びワード中のビット位
置を表す「余り」を汎用レジスタのｒ３、ｒ４にそれぞ
れ入力する。

【０００７】次いで、＃２４において、ｒ３をワードア
ドレスとする演算対象ビットが含まれるワードデータを
読み出して、そのワードデータを汎用レジスタのｒ５に
入力する。＃２５で、ｒ５のワードデータをｒ４ビット
右へシフトすることでもって演算対象ビットをビット０
に移動して、ｒ５の中の演算対象ビットを抽出し汎用レ
ジスタのｒ６に入力する。なお、この例では抽出先をビ
ット０としている。

【０００８】そして、＃２６で、もとのデータを退避し
ておく必要があり、現在のアドレス０のデータを、ｒ７
に一旦移す。＃２７で、演算対象ビットをビット０に移
動したｒ６のデータをメモリの予め決められたアドレス
０に移す。これでようやく、実際のビット処理演算を実
行するための準備ができたことになる。

【０００９】次いで、＃２８において、アドレス０のビ
ット０に対するビット処理命令であるＳＴＸ０を実行す
る。最後に、＃２９で、退避していたアドレス０のもと
のデータｒ７をアドレス０へ復帰することでもって、イ
ンデックス指定命令の実行を完了する。

【００１０】一方、入力されたプログラムの命令コード
がタイマ又はカウンタ命令である場合、演算対象が設定
値データとなる。ここで、設定値データのインデックス
指定とは、インデックスレジスタの値と命令コード中に
記述されて定数である直値との和を、設定値データエリ
アにおけるアドレスとするものである。図９は、入力条
件がオンになると、指定された設定値データの値を経過
値の初期値として以後入力条件がオフになるまで時間計
時を行い、経過値が０になるとタイマの接点がオンする
ＴＭＲ命令の例を示している。ここで、インデックスレ
ジスタ（ＩＸ）が15で命令コード中の直値が3であるた
め、図９（ａ）に示すＴＭＲ０，ＩＸＤＴ３命令は図９
（ｂ）に示すＴＭＲ０，ＤＴ１８命令と同じことにな
る。このＴＭＲ命令は、図９（ｃ）に示すように、メモ
リアドレス１８のワードデータを設定値データとし、ハ
ードウエア内にその内容を読み出して演算する。

【００１１】ビット処理をハードウエアで行うプロセッ
サでは、タイマ又はカウンタ命令を実行すると、タイマ
番号又はカウンタ番号でもって一意的に設定値データの
格納されているメモリアドレスが決まり、そのデータの
みを設定値として演算することができる。このようなプ
ロセッサを用いて、設定値データのインデックス指定命
令を実行しようとすると、図１０のようなフローでの実
行手順が必要となる。

【００１２】まず、＃３１において、インデックスレジ
スタのデータ（ＩＸ）を読み出してレジスタに設けられ
ている汎用レジスタのｒ１に入力する。＃３２で、イン
デックスレジスタのデータ（ｒ１）と命令コード中の直
値（ｍ）とを加算して、つまり、実際の演算対象である
設定値データエリアにおけるメモリアドレスを計算し
て、汎用レジスタのｒ３に入力する。＃３３で、そのｒ
３をアドレスとするワードデータ、すなわち設定値デー
タ、を読み出して、汎用レジスタのｒ２に入力する。

【００１３】そして、＃３４で、もとのデータを退避し
ておく必要があり、現在のアドレスｎの設定値データ
を、ｒ７に一旦移す。＃３５で、ワードデータのｒ２を
タイマ番号又はカウンタ番号で一意的に決まっているア
ドレスｎに一旦移す。これで、ようやく、実際のタイマ
又はカウンタ命令を実行する準備ができたことになる。

【００１４】次いで、＃３６において、演算対象となる
設定値に対する演算命令であるＴＭＲｎを実行する。最
後に、＃３７で、退避していたアドレスｎのもとのデー
タｒ７をアドレスｎへ復帰することでもって、インデッ
クス指定命令の実行を完了する。

【００１５】

【発明が解決しようとする課題】上記した従来のプログ
ラマブルコントローラでは、シーケンス命令及びタイマ
又はカウンタ命令ともインデックス指定命令を実行する
とき、いくつもの命令に分割して順にその命令フローを
実行すれば、正しい結果を得ることができる。

【００１６】しかしながら、プログラムメモリが増大し
てその結果実行速度が遅くなってしまうという問題があ
った。

【００１７】本発明は、上記問題点に鑑みなされたもの
でその目的とするところは、プログラム容量を抑えるこ
とでもって高速でインデックス指定命令を実行できるプ
ログラマブルコントローラを提供することにある。

【００１８】

【課題を解決するための手段】上記した課題を解決する
ために、請求項１記載のものは、データを読み書きする
汎用レジスタと、命令を実行すべきアドレスを計算する
アドレス計算部と、外部メモリへデータを読み書きする
メモリアクセス部と、を有してビット処理をハードウエ
アで行うプロセッサを備え、入力されたプログラムの命
令コードに基づいて、ビット演算処理及び複数ビットで
構成されるワード単位の応用処理を演算対象にて行うプ
ログラマブルコントローラにおいて、前記汎用レジスタ
と接続されたセレクタが前記命令コード中に設けられた
前記演算対象を間接指定するインデックス指定命令の有
無を表示する表示フラグを識別した結果に基づいて、前
記汎用レジスタの内容を前記演算対象としてハードウエ
アでインデックス指定命令の処理を行う構成にしてあ
る。

【００１９】請求項２記載のものは、請求項１記載のも
のにおいて、前記命令コードが、前記演算対象をアドレ
スとするシーケンス命令である構成にしてある。

【００２０】請求項３記載のものは、請求項２記載のも
のにおいて、前記セレクタが、前記アドレス計算部に設
けられた構成にしてある。

【００２１】請求項４記載のものは、請求項１記載のも
のにおいて、前記命令コードが、前記演算対象を設定値
データとするタイマ又はカウンタ命令である構成にして
ある。

【００２２】請求項５記載のものは、請求項４記載のも
のにおいて、前記セレクタが、前記外部メモリからの読
み出しデータパスに設けられた構成にしてある。

【００２３】

【発明の実施の形態】本発明の第１実施形態を図１乃至
図３に基づいて以下に説明する。

【００２４】Ａはプロセッサで、５つの部分から形成さ
れて、後述する命令コード６が演算対象をアドレスとす
るシーケンス命令の演算処理を行う。１は命令フェッチ
部で、命令コード６が入力され、その命令コード６を取
り込む。２は命令デコード部で、ｒ０乃至ｒ７からなり
データを読み書きする汎用レジスタ２１ａを有したレジ
スタ群２１、及び命令デコーダ２２が設けられて、命令
フェッチ部１からの命令コード６を解読して実行する。

【００２５】３はアドレス計算部で、ＣＰＵ等からなる
演算機（ＡＬＵ）３１が設けられ、命令デコード部２で
解読された命令コード６に基づいて命令を実行すべきア
ドレス計算を行う。このＡＬＵ３１には、命令がインデ
ックス指定命令のときアドレスを出力するセレクタ７が
設けられており、このものについては詳しく後述する。

【００２６】４はメモリアクセス部で、外部メモリ４１
が設けられ、その外部メモリ４１にＡＬＵ３１からアド
レスが入力されさらに汎用レジスタ２１ａからデータが
書き込まれて、外部メモリ４１から読み出しデータが出
力される。

【００２７】５は演算処理部で、ＣＰＵ等からなる演算
機（ＡＬＵ）５１及びビットアキュミュレータ（ＢＡＣ
Ｃ）５２が設けられて、メモリアクセス部４から演算対
象データが入力されるとともに汎用レジスタ２１ａへデ
ータを書き込み、ビット演算処理を行う。

【００２８】このものの動作を説明する。命令コード６
には、１ビットで構成される表示フラグ６１と、命令６
２及び直値アドレス６３とが設けられ、表示フラグ６１
が演算対象を間接指定するインデックス指定命令の有無
を表示する。命令コード６が入力されると、インデック
ス指定されていない命令の場合、命令コード６中に含ま
れる直値アドレスがそのままアドレス計算部３を通り、
外部メモリ４１に入力される。外部メモリ４１から出力
されたデータは、演算処理部のＡＬＵ５１に入力され、
命令コード６中に含まれるビット位置指定データと併
せ、演算対象ビットに対してのみ指定された演算を実行
する。

【００２９】インデックス指定された命令の場合、アド
レス計算手順を図２のブロック図に基づいて説明する。
命令コード６には、この命令がインデックス指定命令で
あるか、そうでないかを表示する表示フラグ６１が設け
られている。この表示フラグ６１のフラグビットと命令
コード６中の直値アドレスデータとが、セレクタ７へ入
力される。さらに、セレクタ７は、プロセッサに設けら
れた汎用レジスタ２１ａと接続されて、かつ、汎用レジ
スタ２１ａの中のどのレジスタが接続されるか予めハー
ドで決められている。本例ではｒ１レジスタが接続され
て、そのレジスタデータが入力される。表示フラグ６１
が、命令コード６中にインデックス指定命令があること
を表示していれば、セレクタ７はｒ１のデータを演算対
象アドレスとして外部メモリへ出力して、そうでなけれ
ば命令コード６中の直値アドレス６３を出力する。後の
動作は、従来のビット処理命令と同じである。

【００３０】このハードウエアにより、インデックス指
定命令を実行したときの手順を図３に示すフローチャー
トに基づいて説明する。まず、＃１において、インデッ
クスレジスタのデータ（ＩＸ）を読み出してレジスタ群
２１に設けられている汎用レジスタ２１ａのｒ２へ、そ
のデータを入力する。＃２で、ｒ２のデータと命令コー
ド６中の直値とを加算して、演算対象アドレスを汎用レ
ジスタ２１ａのｒ１に入力する。次いで、＃３におい
て、インデックス指定命令であるＳＴＩＸＸ３を実行す
る。

【００３１】このように、インデックス指定命令は、イ
ンデックスレジスタのデータを読み出して、実際の演算
アドレス計算値を汎用レジスタ２１ａのｒ１にセットす
るだけで実行される。

【００３２】かかる第１実施形態のプログラマブルコン
トローラにあっては、上記したように、演算対象を間接
指定するインデックス指定命令の有無を表示する表示フ
ラグ６１が命令コード６中に設けられて、汎用レジスタ
２１ａと接続されたセレクタ７が表示フラグ６１を識別
した結果に基づいて、汎用レジスタ２１ａの内容を演算
対象アドレスとしてハードウエアでインデックス指定命
令の処理を行うから、命令コード６中のアドレスを演算
対象とした従来と異なって、種々の前処理命令が不要と
なってプログラム用メモリを縮小化して、インデックス
指定命令の演算実行における演算処理時間の高速化を実
現できる。

【００３３】また、命令コード６が、演算対象をアドレ
スとするシーケンス命令であるから、ビット処理命令の
種々の前処理命令が不要となって、インデックス指定さ
れた接点又はコイル等を含む論理条件を記述したシーケ
ンス命令を、演算処理時間を高速化して演算実行でき
る。

【００３４】また、セレクタ７がアドレス計算部３に設
けられたから、セレクタ７が、表示フラグ６１を識別し
た結果、命令コード６中にインデックス指定命令があれ
ば汎用レジスタ２１ａの内容を、そうでなければ命令コ
ード６の直値を、それぞれアドレスとして出力して、簡
単な構成でもってインデックス指定されたシーケンス命
令を実行することができる。

【００３５】なお、汎用レジスタ２１ａ、アドレス計算
部３及びメモリアクセス部４を有したプロセッサＡの構
造、１ビットで構成された表示フラグ６１を有する命令
コード６の構成、ビット処理命令の演算内容のそれぞれ
は、第１実施形態に限定されるものではない。

【００３６】本発明の第２実施形態を図４乃至図６に基
づいて以下に説明する。なお、第２実施形態では第１実
施形態と異なる機能について述べることとし、第１実施
形態と実質的に同一機能を有する部材については、同一
符号を付してある。

【００３７】Ｂはプロセッサで、５つの部分から形成さ
れて、命令コード６が演算対象を設定値データとするタ
イマ又はカウンタ命令の演算を行う。セレクタ７が、メ
モリアクセス部に設けられて、外部メモリ４１の読み出
しデータパスに接続されて読み出しデータが入力され
る。

【００３８】このものの動作を説明する。命令コード６
が入力されると、インデックス指定されていない命令の
場合、命令コード６中に含まれるタイマ又はカウンタ番
号から一意的に決まる設定値アドレスが、アドレス計算
部３を通り、外部メモリ４１に与えられる。外部メモリ
４１から出力されたデータは、セレクタ７を通り演算処
理部のＡＬＵ５１に入力され、ＡＬＵ５１ではそのデー
タを設定値として処理する。

【００３９】インデックス指定された命令の場合、図５
のブロック図に示すように、命令コード６には、この命
令がインデックス指定命令であるか、そうでないかを表
示する表示フラグ６１が設けられている。この表示フラ
グ６１のフラグビットが、セレクタ７のセレクト入力に
入る。

【００４０】セレクタ７は、プロセッサＢに設けられた
汎用レジスタ２１ａと接続されて、かつ、汎用レジスタ
２１ａの中のどのレジスタが接続されるか予めハードで
決められており、本例ではｒ２レジスタが接続されてい
る。このセレクタ７に、命令コード６中のタイマ又はカ
ウンタ番号から一意的に決まるアドレスでもって外部メ
モリ４１から読み出されたデータと、ｒ２レジスタのデ
ータとが入力される。

【００４１】表示フラグ６１が、命令コード６中にイン
デックス指定命令のあることを表示していれば、セレク
タ７はｒ２を、そうでなければ外部メモリ４１から読み
出されたデータを出力する。以降の動作は、従来のタイ
マ又はカウンタ命令と同じである。

【００４２】このハードウエアにより、タイマ又はカウ
ンタ命令の設定値インデックス指定命令を実行したとき
の手順を、図６に示すフローチャートに基づいて説明す
る。まず、＃１１において、インデックスレジスタ（Ｉ
Ｘ）のデータを読み出してレジスタ群２１に設けられて
いる汎用レジスタ２１ａのｒ１へ、そのデータを入力す
る。＃１２で、ｒ１のデータと命令コード６中の直値と
を加算して、その結果を汎用レジスタ２１ａのｒ３に入
力する。そして、＃１３で、ｒ３をアドレスとするワー
ドデータ、すなわち設定値データ、を読み出して、ｒ２
に入力する。次いで、＃１４において、演算対象となる
設定値データに対する演算であるＴＭＲｎ命令を実行す
る。

【００４３】このように、インデックス指定命令で修飾
されたタイマ又はカウンタ命令は、インデックスレジス
タを読み出して設定値データをｒ２にセットするだけで
実行できる。

【００４４】かかる第２実施形態のプログラマブルコン
トローラにあっては、上記したように、演算対象を間接
指定するインデックス指定命令の有無を表示する表示フ
ラグ６１が命令コード６中に設けられて、汎用レジスタ
２１ａと接続されたセレクタ７が表示フラグ６１を識別
した結果に基づいて、汎用レジスタ２１ａの内容を演算
対象設定値データとしてハードウエアでインデックス指
定命令の処理を行うから、命令コード６中のタイマ番号
又はカウンタ番号でもって一意的に決まる設定値データ
を演算対象とした従来と異なって、種々の前処理命令が
不要となってプログラム用メモリを縮小化して、インデ
ックス指定命令の演算実行における演算処理時間の高速
化を実現できる。

【００４５】また、命令コード６が演算対象を設定値デ
ータとするタイマ又はカウンタ命令であるから、設定値
インデックス指定命令の種々の前処理命令が不要となっ
て、インデックス指定されたタイマ又はカウンタを含む
制御条件を記述したタイマ又はカウンタ命令を、演算処
理時間を高速化して演算実行できる。

【００４６】また、セレクタ７が外部メモリからの読み
出しデータパスに設けられたから、セレクタ７が、表示
フラグ６１を識別した結果、命令コード６中にインデッ
クス指定命令があれば汎用レジスタ２１ａの内容を、そ
うでなければ外部メモリ４１から読み出されるデータ
を、それぞれ出力して、簡単な構成でもってインデック
ス指定されたタイマ又はカウンタ命令を実行することが
できる。

【００４７】なお、汎用レジスタ２１ａ、アドレス計算
部３及びメモリアクセス部４を有したプロセッサＢの構
造、１ビットで構成された表示フラグ６１を有する命令
コード６の構成、命令の演算内容のそれぞれは、第２実
施形態に限定されるものではない。

【００４８】

【発明の効果】請求項１記載のものは、演算対象を間接
指定するインデックス指定命令の有無を表示する表示フ
ラグが命令コード中に設けられて、汎用レジスタと接続
されたセレクタが表示フラグを識別した結果に基づい
て、汎用レジスタの内容を演算対象としてハードウエア
でインデックス指定命令の処理を行うから、種々の前処
理命令が不要となってプログラム用メモリを縮小化し
て、インデックス指定命令の演算実行における演算処理
時間の高速化を実現できる。

【００４９】請求項２記載のものは、請求項１記載のも
のの効果に加えて、命令コードが、演算対象をアドレス
とするシーケンス命令であるから、命令コード中のアド
レスを演算対象とした従来と異なって、ビット処理命令
の種々の前処理命令が不要となって、インデックス指定
された接点又はコイル等を含む論理条件を記述したシー
ケンス命令を、演算処理時間を高速化して演算実行でき
る。

【００５０】請求項３記載のものは、請求項２記載のも
のの効果に加えて、セレクタがアドレス計算部３に設け
られたから、セレクタが、表示フラグを識別した結果、
命令コード中にインデックス指定命令があれば汎用レジ
スタの内容を、そうでなければ命令コード中の直値を、
それぞれアドレスとして出力して、簡単な構成でもって
インデックス指定されたシーケンス命令を実行すること
ができる。

【００５１】請求項４記載のものは、請求項１記載のも
のの効果に加えて、命令コードが演算対象を設定値デー
タとするタイマ又はカウンタ命令であるから、命令コー
ド６中のタイマ番号又はカウンタ番号でもって一意的に
決まる設定値データを演算対象とした従来と異なって、
設定値インデックス指定命令の種々の前処理命令が不要
となって、インデックス指定されたタイマ又はカウンタ
を含む制御条件を記述したタイマ又はカウンタ命令を、
演算処理時間を高速化して演算実行できる。

【００５２】請求項５記載のものは、請求項４記載のも
のの効果に加えて、セレクタが外部メモリからの読み出
しデータパスに設けられたから、セレクタが、表示フラ
グを識別した結果、命令コード中にインデックス指定命
令があれば汎用レジスタの内容を、そうでなければ外部
メモリから読み出されるデータを、それぞれ出力して、
簡単な構成でもってインデックス指定されたタイマ又は
カウンタ命令を実行することができる。

【図面の簡単な説明】

【図１】本発明の第１実施形態を示す構成図である。

【図２】同上のセレクタの接続状態を表すブロック図で
ある。

【図３】同上の動作のフローチャート図である。

【図４】本発明の第２実施形態を示す構成図である。

【図５】同上のセレクタの接続状態を表すブロック図で
ある。

【図６】同上の動作のフローチャート図である。

【図７】従来例を示すシーケンス命令の命令例及びアド
レスを表す図である。

【図８】同上のシーケンス命令の動作のフローチャート
図である。

【図９】同上のタイマ又はカウンタ命令の命令例及び設
定値データエリアにおけるアドレスを表す図である。

【図１０】同上のタイマ又はカウンタ命令の動作のフロ
ーチャート図である。

【符号の説明】

Ａ プロセッサ（シーケンス命令） Ｂ プロセッサ（タイマ又はカウンタ命令） ２１ａ 汎用レジスタ ３ アドレス計算部 ４ メモリアクセス部 ４１ 外部メモリ ６ 命令コード ６１ 表示フラグ ７ セレクタ

Claims (5)

【特許請求の範囲】
1. 【請求項１】 データを読み書きする汎用レジスタと、
   命令を実行すべきアドレスを計算するアドレス計算部
   と、外部メモリへデータを読み書きするメモリアクセス
   部と、を有してビット処理をハードウエアで行うプロセ
   ッサを備え、入力されたプログラムの命令コードに基づ
   いて、ビット演算処理及び複数ビットで構成されるワー
   ド単位の応用処理を演算対象にて行うプログラマブルコ
   ントローラにおいて、 前記汎用レジスタと接続されたセレクタが前記命令コー
   ド中に設けられた前記演算対象を間接指定するインデッ
   クス指定命令の有無を表示する表示フラグを識別した結
   果に基づいて、前記汎用レジスタの内容を前記演算対象
   としてハードウエアでインデックス指定命令の処理を行
   うことを特徴とするプログラマブルコントローラ。
2. 【請求項２】 前記命令コードが、前記演算対象をアド
   レスとするシーケンス命令であることを特徴とする請求
   項１記載のプログラマブルコントローラ。
3. 【請求項３】 前記セレクタが、前記アドレス計算部に
   設けられたことを特徴とする請求項２記載のプログラマ
   ブルコントローラ。
4. 【請求項４】 前記命令コードが、前記演算対象を設定
   値データとするタイマ又はカウンタ命令であることを特
   徴とする請求項１記載のプログラマブルコントローラ。
5. 【請求項５】 前記セレクタが、前記外部メモリからの
   読み出しデータパスに設けられたことを特徴とする請求
   項４記載のプログラマブルコントローラ。