JPS58189767A - 電子レジスタ装置 - Google Patents
電子レジスタ装置Info
- Publication number
- JPS58189767A JPS58189767A JP57071894A JP7189482A JPS58189767A JP S58189767 A JPS58189767 A JP S58189767A JP 57071894 A JP57071894 A JP 57071894A JP 7189482 A JP7189482 A JP 7189482A JP S58189767 A JPS58189767 A JP S58189767A
- Authority
- JP
- Japan
- Prior art keywords
- program
- address
- ram
- storage means
- register device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
- G06F9/322—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address
- G06F9/328—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address for runtime instruction patching
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/60—Software deployment
- G06F8/65—Updates
- G06F8/66—Updates of program code stored in read-only memory [ROM]
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/26—Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
- G06F9/262—Arrangements for next microinstruction selection
- G06F9/268—Microinstruction selection not based on processing results, e.g. interrupt, patch, first cycle store, diagnostic programs
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07G—REGISTERING THE RECEIPT OF CASH, VALUABLES, OR TOKENS
- G07G1/00—Cash registers
- G07G1/12—Cash registers electronically operated
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Financial Or Insurance-Related Operations Such As Payment And Settlement (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
＋発明は各１Φ取引情報を登録処理する電ｒ式ギヤツノ
□レンスタ、あるいは銀行業務に用いられるテラースー
ツシン等の″亀子機器（以ド電子レジスタ装置と偏称し
、ＥＣＲと略す。）に関し、特には固定的なメモリ装置
に書き込捷れた各種敗引焙理フロクラム等のプログラム
の一部に変更あるいは修正を余１義なく六れた場合に、
当該プログラムの変更あるいは修正が簡単かつ容坊に行
い得るようＶＣ１人１．たＥＣＲに関するものである。
□レンスタ、あるいは銀行業務に用いられるテラースー
ツシン等の″亀子機器（以ド電子レジスタ装置と偏称し
、ＥＣＲと略す。）に関し、特には固定的なメモリ装置
に書き込捷れた各種敗引焙理フロクラム等のプログラム
の一部に変更あるいは修正を余１義なく六れた場合に、
当該プログラムの変更あるいは修正が簡単かつ容坊に行
い得るようＶＣ１人１．たＥＣＲに関するものである。
一般にＥＣＲの各種取引処理プロクラムを固定的なメモ
リ装置に書込む場合、価格的に安価なマスクＲＯＭ（リ
ードオンリ人モリ）が使用されている。しかしこのＲＯ
Ｍに一旦、処理プロクラムを計込むことによってその処
理ブロクラムは固定されてし捷う、ところが、この様Ｖ
′Ｃ処理処理プロフラノ、−／ スフＲＯＭにノ（込ん
だ後において、その処理ブロクラムの一部を変更あるい
は修正したい場合がよく発生し、その場合はプログラム
が固定記憶されているので新だにブロクラムを書込んだ
マスクＲＯＭと交換する必要があった。この結果、ブロ
クラムを変更し、あるいは修正しようとする場合には非
常に高価になるばかりでなく、多大な時間と労力がかか
り、この種の変更修正を困難にしていた。
リ装置に書込む場合、価格的に安価なマスクＲＯＭ（リ
ードオンリ人モリ）が使用されている。しかしこのＲＯ
Ｍに一旦、処理プロクラムを計込むことによってその処
理ブロクラムは固定されてし捷う、ところが、この様Ｖ
′Ｃ処理処理プロフラノ、−／ スフＲＯＭにノ（込ん
だ後において、その処理ブロクラムの一部を変更あるい
は修正したい場合がよく発生し、その場合はプログラム
が固定記憶されているので新だにブロクラムを書込んだ
マスクＲＯＭと交換する必要があった。この結果、ブロ
クラムを変更し、あるいは修正しようとする場合には非
常に高価になるばかりでなく、多大な時間と労力がかか
り、この種の変更修正を困難にしていた。
本発明は上記しだ問題点を除去したＥＣＲを提供するこ
とを目的として成されたものであり、この目的を達成す
るため本発明を実施したＥＣＲはこの装置の取引登録処
理方法あるいは登録されたデータを点検・精算処理する
処理プロクラム等のプログラムを固定的に記憶する第１
の記憶手段（マスクＲＯＭ）と、この第１の記憶手段と
同一７１−” Ｖスを有し、この各アドレス位置に対シ
テフ。
とを目的として成されたものであり、この目的を達成す
るため本発明を実施したＥＣＲはこの装置の取引登録処
理方法あるいは登録されたデータを点検・精算処理する
処理プロクラム等のプログラムを固定的に記憶する第１
の記憶手段（マスクＲＯＭ）と、この第１の記憶手段と
同一７１−” Ｖスを有し、この各アドレス位置に対シ
テフ。
ロクラムの変更の有無を表わす情報を記憶する第２の記
憶手段と、上記の第１の記憶手段のプログラム変更アド
レス及びその修正プログラムの記憶アドレスを記憶する
第３の記憶手段と、上記の第１のｄ己憶丁段とは異なる
アドレス伺けがなされた修正プログラムを記憶する第４
の記憶手段と、上記の第２、第３位び第４の記憶手段を
バックアンプする電池電源とを備えるように構成されて
おり、このような構成により１．４：発明は１−記マス
クＲＯＭを交換することなくプログラム修正できる様に
すると川に、この修正したブロクラムを装置の電源のオ
ン・オフに関係なく記憶保持出来る゛市ｆ−レジスタ装
置が提供される。
憶手段と、上記の第１の記憶手段のプログラム変更アド
レス及びその修正プログラムの記憶アドレスを記憶する
第３の記憶手段と、上記の第１のｄ己憶丁段とは異なる
アドレス伺けがなされた修正プログラムを記憶する第４
の記憶手段と、上記の第２、第３位び第４の記憶手段を
バックアンプする電池電源とを備えるように構成されて
おり、このような構成により１．４：発明は１−記マス
クＲＯＭを交換することなくプログラム修正できる様に
すると川に、この修正したブロクラムを装置の電源のオ
ン・オフに関係なく記憶保持出来る゛市ｆ−レジスタ装
置が提供される。
以ｆ４１：発明の一実施例について図面を参照して詳ｆ
ＩＩｌ（こ献明俟３゜ 第１図は本発明を実施しだＥＣＲの構成を示すブロフク
図である。
ＩＩｌ（こ献明俟３゜ 第１図は本発明を実施しだＥＣＲの構成を示すブロフク
図である。
第１図において、１は中央演算処理装置（ＣＰＵ）であ
り、該ＣＰＵ Ｉには各種取引処理ブロクラム等を固定
的に記憶保持する第１の記憶手段（マスクＲＯＭ ）
２と、このマスクＲＯＭ２と同一アドレスを有し、マス
クＲＯＭ２の各アドレス位置に ′２［シてプ
ログラムの変更の佇無を記憶する第２の記憶手段（ＲＡ
Ｍ）３と、マスクＲＯＭ２とは異なるアドレス付けがな
され、修正プログラムを記憶する第４の記憶手段（ＲＡ
Ｍ）４と、マスクＲＯＭ ２のプログラム変更アドレス
とその変更アドレスに対する修正プログラムを記憶した
ＲＡＭ４の記憶アドレスとを一対にして記憶する第３の
記憶り段（ＲＡＭ）５と、各種登録処理されたデータを
記憶するＲＡＭ６と、各種取引情報の人力及び装置の登
録・点検・精算等のモード情報の選択を行う入力手段７
と、入出力情報等を表示する表示手段８と、同様にこの
入出力情報等をレンート等に印字する印字手段９と、取
引登録等で発生した現金等を収納するドロワー１０と、
各種データあるいはプログラム等を読込むための磁剣チ
ーーｚ’装置ｚがデータバスＩ４及びアドレスバス１５
を汗して接続されている。
り、該ＣＰＵ Ｉには各種取引処理ブロクラム等を固定
的に記憶保持する第１の記憶手段（マスクＲＯＭ ）
２と、このマスクＲＯＭ２と同一アドレスを有し、マス
クＲＯＭ２の各アドレス位置に ′２［シてプ
ログラムの変更の佇無を記憶する第２の記憶手段（ＲＡ
Ｍ）３と、マスクＲＯＭ２とは異なるアドレス付けがな
され、修正プログラムを記憶する第４の記憶手段（ＲＡ
Ｍ）４と、マスクＲＯＭ ２のプログラム変更アドレス
とその変更アドレスに対する修正プログラムを記憶した
ＲＡＭ４の記憶アドレスとを一対にして記憶する第３の
記憶り段（ＲＡＭ）５と、各種登録処理されたデータを
記憶するＲＡＭ６と、各種取引情報の人力及び装置の登
録・点検・精算等のモード情報の選択を行う入力手段７
と、入出力情報等を表示する表示手段８と、同様にこの
入出力情報等をレンート等に印字する印字手段９と、取
引登録等で発生した現金等を収納するドロワー１０と、
各種データあるいはプログラム等を読込むための磁剣チ
ーーｚ’装置ｚがデータバスＩ４及びアドレスバス１５
を汗して接続されている。
史に上記ＲＡＭ３．４．５はバックアンプ電池電源Ｉ３
によりバックアップされ、まだＲＡＭ６の一部のエリア
もバックアップ電池電源１３によりバックアップされて
いる。
によりバックアップされ、まだＲＡＭ６の一部のエリア
もバックアップ電池電源１３によりバックアップされて
いる。
１だ１２はフリッフリロッグにより構成され、ＲＡＭ３
から出力される′”ビ信号によってセットされ、該フリ
ンプ７０ツブ１２のセント出力によってＣＰＵ Ｉに対
して割込みをかけると共にＲＡＭ４に紀臆された修正７
°ログラムの最終ステップに応答してＣＰＵＩからの信
号でリセットされるブロク・テムの変更アドレス位置を
検出する検出１段である。１６はデコーダであり、アド
レスバス１４１−のアドレス情報をデコードして上記の
各構］戊要素をｊ巽択するように構成されている。
から出力される′”ビ信号によってセットされ、該フリ
ンプ７０ツブ１２のセント出力によってＣＰＵ Ｉに対
して割込みをかけると共にＲＡＭ４に紀臆された修正７
°ログラムの最終ステップに応答してＣＰＵＩからの信
号でリセットされるブロク・テムの変更アドレス位置を
検出する検出１段である。１６はデコーダであり、アド
レスバス１４１−のアドレス情報をデコードして上記の
各構］戊要素をｊ巽択するように構成されている。
１７はキーインター７−ｖイス（ｋｅｙ ’／Ｆ ）
、１８はノ°リッタインター７、イス（ＰＩ”ｐ）、＋
９ばに示インターフ□イス（ＤＩ／Ｆ）、２ｏは入出力
用インターノ、イス（Ｉ慣 ！、／Ｆ）である。
、１８はノ°リッタインター７、イス（ＰＩ”ｐ）、＋
９ばに示インターフ□イス（ＤＩ／Ｆ）、２ｏは入出力
用インターノ、イス（Ｉ慣 ！、／Ｆ）である。
なお・上記記憶１段３〜６１・すそれぞれＣ−ＭＯ５゛
ノンダムアクセスメモリ（ＲＡＭ）［よす＋１Ｎ 成す
れている、１ 次にに記憶１図に示したＥＣＲのブロクラム変更の動作
（／ζついて第２図に示す動作フロー図とＪ（に説明す
る。、 第１の記憶手段であるマスクＲｏＭ２に占込んだ固定さ
れた処理プログラムに一部変更を要する場合！ｆζば、
先ず変更を要するマスクＲＯＭ２のアドレス位置と対応
する修正プログラムを記憶させるＲＡＭ４の記憶アドレ
ス位置をＲＡＭ５に、修正７°ロクラムをＲＡＭ４に、
更に変更を要するマスクＲＯＭ ２のアドレス位置をＲ
ＡＭ３にそれぞれ磁気デーデ装置１１からロードさせ各
々記憶保持させる。
ノンダムアクセスメモリ（ＲＡＭ）［よす＋１Ｎ 成す
れている、１ 次にに記憶１図に示したＥＣＲのブロクラム変更の動作
（／ζついて第２図に示す動作フロー図とＪ（に説明す
る。、 第１の記憶手段であるマスクＲｏＭ２に占込んだ固定さ
れた処理プログラムに一部変更を要する場合！ｆζば、
先ず変更を要するマスクＲＯＭ２のアドレス位置と対応
する修正プログラムを記憶させるＲＡＭ４の記憶アドレ
ス位置をＲＡＭ５に、修正７°ロクラムをＲＡＭ４に、
更に変更を要するマスクＲＯＭ ２のアドレス位置をＲ
ＡＭ３にそれぞれ磁気デーデ装置１１からロードさせ各
々記憶保持させる。
具体的には例えば第４の記憶手段（ＲＡＭ）４には第２
図（ａ）に示すように該ＲＡＭ４の所定アドレス×××
Ａ以降に第１の記憶手段であるマスクＲＯＭ２のプログ
ラム変更の必要なアドレスＡの修正７°ロクラムが順次
書込まれると共にその修正７°ロクラムの最終ステップ
にはマスクＲＯＭ２への戻りアドレスにジャンプする命
令が書込まれる。１だマスクＲＯＭ２のアドレスＢのプ
ログラムの変史が必要な場合、同様にその修正プログラ
ムがＲＡＭ４のアトＶス×××Ｂ以降に書込まれる。ま
た第３の記憶手段（ＲＡＭ）５には第２図（ｂ）に、■
よすようにマスクＲＯＭ２のどのアドレスの１［（市ソ
°ログラムがＲＡＭ４のどのアドレスに記憶されている
かを示すテーブルが記憶される１、史に第２の記憶手段
（ＲＡＭ）３には第２図（ｃ）に示すようにマスクＲＯ
Ｍ２のプログラム変更アドレスと同じアドレスに、ＲＯ
Ｍ２のそのアドレスに記憶されたブロクラムに変更が必
要であることを／■ミすフ′ツクが記憶されている。
図（ａ）に示すように該ＲＡＭ４の所定アドレス×××
Ａ以降に第１の記憶手段であるマスクＲＯＭ２のプログ
ラム変更の必要なアドレスＡの修正７°ロクラムが順次
書込まれると共にその修正７°ロクラムの最終ステップ
にはマスクＲＯＭ２への戻りアドレスにジャンプする命
令が書込まれる。１だマスクＲＯＭ２のアドレスＢのプ
ログラムの変史が必要な場合、同様にその修正プログラ
ムがＲＡＭ４のアトＶス×××Ｂ以降に書込まれる。ま
た第３の記憶手段（ＲＡＭ）５には第２図（ｂ）に、■
よすようにマスクＲＯＭ２のどのアドレスの１［（市ソ
°ログラムがＲＡＭ４のどのアドレスに記憶されている
かを示すテーブルが記憶される１、史に第２の記憶手段
（ＲＡＭ）３には第２図（ｃ）に示すようにマスクＲＯ
Ｍ２のプログラム変更アドレスと同じアドレスに、ＲＯ
Ｍ２のそのアドレスに記憶されたブロクラムに変更が必
要であることを／■ミすフ′ツクが記憶されている。
なお第２図（ａ）〜（Ｃ）に示す例においてはマス’／
ＲＯＭ２の７）”レスＡ、Ｂにブロクラムの変史がある
場合を示す口 この様；でＲＡＭ３．４及び５に磁電データ装置１１か
らｌスクＲＯＭ２に固定されたプログラムの変四装置と
修正７°ロクラムを書込んだ後に［）１１記マスクＲＯ
Ｍ ２の処理プログラムを実行させる。
ＲＯＭ２の７）”レスＡ、Ｂにブロクラムの変史がある
場合を示す口 この様；でＲＡＭ３．４及び５に磁電データ装置１１か
らｌスクＲＯＭ２に固定されたプログラムの変四装置と
修正７°ロクラムを書込んだ後に［）１１記マスクＲＯ
Ｍ ２の処理プログラムを実行させる。
次にこのマスクＲＯＭ２に記憶されたブロクラムの実（
Ｔ丁順について、第３図に示す動作フロー図に経−３て
説明する。この実行においてはＣＰＵ１から−７スクＲ
ＯＭ２を順次アドレスし、（スデノ／”ｎｌ、ｎ２）そ
のＲＯＭ２内のアログラムが順次アクセスされて当該プ
ログラムが実行される。
Ｔ丁順について、第３図に示す動作フロー図に経−３て
説明する。この実行においてはＣＰＵ１から−７スクＲ
ＯＭ２を順次アドレスし、（スデノ／”ｎｌ、ｎ２）そ
のＲＯＭ２内のアログラムが順次アクセスされて当該プ
ログラムが実行される。
（ステップｎ４ ）。この時、ＲＡＭ３ＶｃもマスクＲ
ＯＭ２と同一のアドレス付けが成されていてＣＰＵＩよ
りアドレス情報が転送されるために、マスクＲＯＭ２と
同期した関係でアドレスされ、そのアドレス位置のデー
タが読出される。上記ＲＡＭ３にはＬ述のように変更を
要しない１０グラムスデンデには“０゛が、また変更を
要するプログラムステップには“ビが夫４記憶されてお
り、ＲＡＭ８から“０“出力がある場合にはフリ７プフ
ロツア１２がリセット状態となっている。
ＯＭ２と同一のアドレス付けが成されていてＣＰＵＩよ
りアドレス情報が転送されるために、マスクＲＯＭ２と
同期した関係でアドレスされ、そのアドレス位置のデー
タが読出される。上記ＲＡＭ３にはＬ述のように変更を
要しない１０グラムスデンデには“０゛が、また変更を
要するプログラムステップには“ビが夫４記憶されてお
り、ＲＡＭ８から“０“出力がある場合にはフリ７プフ
ロツア１２がリセット状態となっている。
このため、ＣＰＵＩは前記フリップフロップ１２のセン
ト出力である割込み信号が到来しない間はマスクＲＯＭ
２のプロクラムステップを順次進行させる。
ト出力である割込み信号が到来しない間はマスクＲＯＭ
２のプロクラムステップを順次進行させる。
今マスクＲＯＭ２のアドレス位置がプログラム変更を′
堤するアドレス位置Ａに来ると、ＲＡＭ３からフラグ“
１゛が出力されてフリ７プフロツア。
堤するアドレス位置Ａに来ると、ＲＡＭ３からフラグ“
１゛が出力されてフリ７プフロツア。
１２がセントされる。即ち該フリップフロップ１２は今
、変更を要するアドレス位置にあることをＲＡＭ３’ｌ
Ｊ記憶されているフラグ記憶内容により検出しくスデッ
ブｎ３ ）、ＣＰＵＩに対して割込み信号（セット出力
）を供給し、割込みをかける（ステップｎ６）。
、変更を要するアドレス位置にあることをＲＡＭ３’ｌ
Ｊ記憶されているフラグ記憶内容により検出しくスデッ
ブｎ３ ）、ＣＰＵＩに対して割込み信号（セット出力
）を供給し、割込みをかける（ステップｎ６）。
ＣＰＵ Ｉは割込み信号に応答し７て、現在のアドレス
Ｉｉ＋￥ Ａを一時記憶すると」ｔにＲＡＭ５に記憶さ
れているアドレス情報にもとすき先に一時記憶（７たア
ドレス１直Ａからこれに対応する修正プロクラムを記憶
するＲＡＭ４のアドレス位置×××Ａを検索しくステッ
プｎ７）、そしてこの修正プロクラム位置にノヤンプさ
せて、変更プロクラムを指定する（ステップｎ８）。従
って、このＲＡＭ４のアドレスン、Ｋ ｘ Ａ以降に記
憶された修正ブロク′ｙｌ、−ｈ（実行されることにな
る（ステップｎ９）。
Ｉｉ＋￥ Ａを一時記憶すると」ｔにＲＡＭ５に記憶さ
れているアドレス情報にもとすき先に一時記憶（７たア
ドレス１直Ａからこれに対応する修正プロクラムを記憶
するＲＡＭ４のアドレス位置×××Ａを検索しくステッ
プｎ７）、そしてこの修正プロクラム位置にノヤンプさ
せて、変更プロクラムを指定する（ステップｎ８）。従
って、このＲＡＭ４のアドレスン、Ｋ ｘ Ａ以降に記
憶された修正ブロク′ｙｌ、−ｈ（実行されることにな
る（ステップｎ９）。
また、この修Ｃ「プログラムの最後にけンヤンプ命令が
記１′しされており、この修正プログラムの実行が終了
すると、フリ７プフロツア１２がリセット状態ると１（
にマスクＲＯＭ２にジャンプしくステノア°ｎ１０）、
再びマスクＲＯＭ ２のブ′ロクラム全実行する。
記１′しされており、この修正プログラムの実行が終了
すると、フリ７プフロツア１２がリセット状態ると１（
にマスクＲＯＭ２にジャンプしくステノア°ｎ１０）、
再びマスクＲＯＭ ２のブ′ロクラム全実行する。
同１にマスクＲＯＭ２のブロクラムを順次実行し、再び
変更を要するアドレス位置Ｂに来ると、フリンブフロ・
ンブ１２をセントさせてｃＰＵＩＫ割込みをかけ、そし
てＲＡＭ４０当該アドレス位置に対応する修正プログラ
ムを実行させる。
変更を要するアドレス位置Ｂに来ると、フリンブフロ・
ンブ１２をセントさせてｃＰＵＩＫ割込みをかけ、そし
てＲＡＭ４０当該アドレス位置に対応する修正プログラ
ムを実行させる。
なお上記ＲＡＭ３にはマスクＲＯＭ２の１バイトに対し
て１ビツトの割合でプログラムの変更の要否を示すフラ
グが設けられている。
て１ビツトの割合でプログラムの変更の要否を示すフラ
グが設けられている。
Ｅ述したのが本発明の電子レジスタ装置のプログラム修
正方法及びその実行手順であるが、一般にこの電子レジ
スタ装置はその登録処理が発生した時のみ電源を投入し
装置を使用する構成となっている。そのため上記ＲＡＭ
３．４及び５に記憶されている修正プログラム関連情報
は装置の電源がオフされるとン肖えてしまうことになり
、次の登録処理時等には再度この修正プログラムを上記
の様にしてＲＡＭ３．４及び５に記憶させる必要がある
。
正方法及びその実行手順であるが、一般にこの電子レジ
スタ装置はその登録処理が発生した時のみ電源を投入し
装置を使用する構成となっている。そのため上記ＲＡＭ
３．４及び５に記憶されている修正プログラム関連情報
は装置の電源がオフされるとン肖えてしまうことになり
、次の登録処理時等には再度この修正プログラムを上記
の様にしてＲＡＭ３．４及び５に記憶させる必要がある
。
したがって本発明は更にこの様な問題点を除去するだめ
にこのＲＡＭＰ、４及び５をバックアップ市池電源１３
によってバックアップし、装置の電源がオフされでも第
２〜第４の記憶手段（ＲＡＭ）３．５及び４に記憶され
た記憶情報を記憶保持するように成されている。
にこのＲＡＭＰ、４及び５をバックアップ市池電源１３
によってバックアップし、装置の電源がオフされでも第
２〜第４の記憶手段（ＲＡＭ）３．５及び４に記憶され
た記憶情報を記憶保持するように成されている。
捷た、本発明ではＬ記ＲＡＭ３．４及び５をＣ−Ｍ Ｏ
Ｓ ＲＡ Ｍで構ｆ戊［７ているためこのバックアンプ
電池゛市源１３の消費電力を少なくするこ吉が出来る、
。
Ｓ ＲＡ Ｍで構ｆ戊［７ているためこのバックアンプ
電池゛市源１３の消費電力を少なくするこ吉が出来る、
。
以Ｆのように本発明によれば各種取引処理ソ°ログ・ン
ムを固定的に記憶する第１の記憶手段であるマスクＲＯ
Ｍと同一アドレスを有し、そのアドレスのマスクＲＯＭ
に記憶されたプログラムに変更が区要か盃かを記憶する
記憶手段と、変更が必要と同定された場合の修正ゾロク
ラムがどのアドレスに記憶されているかを示す情報を記
憶する記憶−１段と、修（Ｆプログラムを記憶する記憶
手段と上記各種記憶手段の記憶情報を記憶保持するだめ
の／＜−１クア７ソ°電池電源とを有するように構成さ
れているため従来のり１１＜マスクＲＯＭｒ交換するこ
となく極めて容易にマスクＲＯＭに固定記憶された一７
′ロクラムの変更が行なえると共に変更したプログラム
を装置電源のオン・オフに関係なく記憶保持出来るため
非常に有用で実用的な電子レジスタ装置を提供すること
が出来る。
ムを固定的に記憶する第１の記憶手段であるマスクＲＯ
Ｍと同一アドレスを有し、そのアドレスのマスクＲＯＭ
に記憶されたプログラムに変更が区要か盃かを記憶する
記憶手段と、変更が必要と同定された場合の修正ゾロク
ラムがどのアドレスに記憶されているかを示す情報を記
憶する記憶−１段と、修（Ｆプログラムを記憶する記憶
手段と上記各種記憶手段の記憶情報を記憶保持するだめ
の／＜−１クア７ソ°電池電源とを有するように構成さ
れているため従来のり１１＜マスクＲＯＭｒ交換するこ
となく極めて容易にマスクＲＯＭに固定記憶された一７
′ロクラムの変更が行なえると共に変更したプログラム
を装置電源のオン・オフに関係なく記憶保持出来るため
非常に有用で実用的な電子レジスタ装置を提供すること
が出来る。
なお、Ｌ記実施例においてはプログラム修正に必要な各
情報を磁気テープ装置から読込む場合について説明した
が、この磁完テープ装置に代えて各種情報記憶装置及び
現在汎用されている同種のＥＣＲをインフィンあるいは
オンラインで接続ｊ２てその情報を伝送する様にしても
よく、またキー人力手段よりプログラム修正情報を設定
入力するようにしてもよいことは言うまでもない。
情報を磁気テープ装置から読込む場合について説明した
が、この磁完テープ装置に代えて各種情報記憶装置及び
現在汎用されている同種のＥＣＲをインフィンあるいは
オンラインで接続ｊ２てその情報を伝送する様にしても
よく、またキー人力手段よりプログラム修正情報を設定
入力するようにしてもよいことは言うまでもない。
更にＲＡＭ４及び５は説明の便宜士別々のものとして表
現したが同一のＲＡＭの別アドレスの個所を使用しても
よい。
現したが同一のＲＡＭの別アドレスの個所を使用しても
よい。
第１図は本発明を実施（７だＥＣＲの構成を示すブロッ
ク図、第２図（ａ）乃至（ｃ）はそれぞれＲＡＭ４．５
及び３の記憶状態を示す図、第３図は本発明装置の変更
プログラムの実行動作の説明に供する動謡：髭・−図で
ある。 １・・・中央演算処理装置（ＣＰＵ）、 ２・・・第
（の記憶手段（マスクＲＯＭ）、 ３・・・第２の記
憶手１１’ｆｆ１（Ｃ−ＭＯ５ＲＡＭ ）、 ４・・・
第４の記憶手段（Ｃ−ＭＯ５ＲＡＭ ）、 ５・・・
第３の記憶手段（Ｃ−ＭＯ３ＲＡＭ ）、１訃・・バッ
クアップ電池電源。 代理人 弁理ト 福 士 愛 彦（他２名）′＄２図 萬３ 図
ク図、第２図（ａ）乃至（ｃ）はそれぞれＲＡＭ４．５
及び３の記憶状態を示す図、第３図は本発明装置の変更
プログラムの実行動作の説明に供する動謡：髭・−図で
ある。 １・・・中央演算処理装置（ＣＰＵ）、 ２・・・第
（の記憶手段（マスクＲＯＭ）、 ３・・・第２の記
憶手１１’ｆｆ１（Ｃ−ＭＯ５ＲＡＭ ）、 ４・・・
第４の記憶手段（Ｃ−ＭＯ５ＲＡＭ ）、 ５・・・
第３の記憶手段（Ｃ−ＭＯ３ＲＡＭ ）、１訃・・バッ
クアップ電池電源。 代理人 弁理ト 福 士 愛 彦（他２名）′＄２図 萬３ 図
Claims (1)
- 【特許請求の範囲】 １ 各種取引情報を登録処理する電子レジスタ装置にお
いて、該装置の取引登録処理方法あるいは登録されたデ
ータを点検、精算処理する処理プログラム等のプログラ
ムを固定的に記憶する第１の記憶手段と、該第１の記憶
手段と同一アドレスをイｆし、この各アドレス位置に対
してプログラムの変更の有無を表わす情報を記憶する第
２の記憶手段と、上記第１の記憶手段の１０クラム変四
アドレス及びその修正プログラムの記憶アドレスを記憶
する第３の記憶手段と、」二記憶１の記憶手段とは異な
るアドレス付けがなされた修正プログラムを記憶する第
４の記憶手段と、に記憶２、第３及び第４の記憶手段を
バックアンプする電池電源とを備えたことを特徴とする
′市「レジスタ装置。 ２１−記憶２、第３及び第４の記憶手段をＣ−＼１０５
”２ ／ジノ６アクセスメモリ（ＲＡＭ）により購成
し、たことを特徴とする特許請求の範囲第１項記載の電
子レジスタ装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57071894A JPS58189767A (ja) | 1982-04-28 | 1982-04-28 | 電子レジスタ装置 |
| US06/487,667 US4688173A (en) | 1982-04-26 | 1983-04-22 | Program modification system in an electronic cash register |
| GB08311132A GB2122780B (en) | 1982-04-26 | 1983-04-25 | Program modification system |
| CA000426629A CA1200610A (en) | 1982-04-26 | 1983-04-25 | Program modification system in an electronic cash register |
| DE19833314976 DE3314976A1 (de) | 1982-04-26 | 1983-04-26 | Elektronische registrierkasse |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57071894A JPS58189767A (ja) | 1982-04-28 | 1982-04-28 | 電子レジスタ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58189767A true JPS58189767A (ja) | 1983-11-05 |
Family
ID=13473693
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57071894A Pending JPS58189767A (ja) | 1982-04-26 | 1982-04-28 | 電子レジスタ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58189767A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5663650A (en) * | 1979-10-25 | 1981-05-30 | Sharp Corp | Program change system of electronic apparatus |
-
1982
- 1982-04-28 JP JP57071894A patent/JPS58189767A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5663650A (en) * | 1979-10-25 | 1981-05-30 | Sharp Corp | Program change system of electronic apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2560124B2 (ja) | ビデオゲームシステム及び情報処理装置 | |
| JPS58189767A (ja) | 電子レジスタ装置 | |
| JPS58186875A (ja) | 電子式キヤツシユレジスタ等のプログラム変更方式 | |
| JP3490191B2 (ja) | 計算機 | |
| JP2716254B2 (ja) | リストベクトル処理装置 | |
| JPH0769822B2 (ja) | 演算レジスタのバイパスチェック方式 | |
| JPH0317760A (ja) | データ書込み確認方式 | |
| JP3140028B2 (ja) | サブルーチンの引数の受け渡し方式 | |
| JPS58195271A (ja) | 電子レジスタ装置 | |
| JPS6020769B2 (ja) | マイクロプログラム制御方式 | |
| JPS58195268A (ja) | 電子レジスタ | |
| JP2798492B2 (ja) | リストベクトル処理装置 | |
| JPH04106652A (ja) | 例外処理システム | |
| JPS58189766A (ja) | 電子レジスタ装置 | |
| JPS58154043A (ja) | 情報処理装置 | |
| JP2622026B2 (ja) | 中央処理装置におけるレジスタ書込制御方式 | |
| JPS60193046A (ja) | 命令例外検出方式 | |
| JPS59189451A (ja) | 情報処理装置 | |
| JPS63629A (ja) | デ−タ処理方式 | |
| JPH02242453A (ja) | ソフトエラーの修正方法 | |
| JPH0155496B2 (ja) | ||
| JPH0444766B2 (ja) | ||
| JPH0424836A (ja) | マイクロプロセッサ | |
| JPH01162941A (ja) | データセーブ方式 | |
| JPH0480860A (ja) | プログラムロード方式 |