JPS5819012A - 利得制御増幅器 - Google Patents
利得制御増幅器Info
- Publication number
- JPS5819012A JPS5819012A JP11690181A JP11690181A JPS5819012A JP S5819012 A JPS5819012 A JP S5819012A JP 11690181 A JP11690181 A JP 11690181A JP 11690181 A JP11690181 A JP 11690181A JP S5819012 A JPS5819012 A JP S5819012A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- amplifier
- output
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid-state elements
- H03G1/0023—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid-state elements in emitter-coupled or cascode amplifiers
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、制御電圧に応じて利得が摺れ関数特性２持
って変化されるようにした利得制？ＲＩ増幅６ＶＣ，関
する。
って変化されるようにした利得制？ＲＩ増幅６ＶＣ，関
する。
従来、この柿の利得制Ｏ１ｌ増幅器としては、第１図に
示すような回路構成のものが知られている。
示すような回路構成のものが知られている。
この第１因に示す利得制御増幅器は、一方のトランジス
タ１ａ（ＰＮＰ）ランジスタ）のベースが接地され、他
方のトランジスタ１ｂ（ＰＮＰトランジスタ）のベース
Ｖこは制御入力端子２と介して制御電圧Ｖｃが印加され
、かつ互いのエミッタが共通接続されてなるトランジス
タペア１と、一方のトランジスタ３ａ（ＮＰＮ）ランジ
スタ）のベースが接地され、他方のトランジスタ３ ｂ
（ＮＰＮトランジスタ）のベースには前記制御入力端
子２２介して制御電圧Ｖｃが印加され、かつ互いのエミ
ッタが共通接続されてなるトランジスタベア３と２有し
てなるものであり、信号入力端子４に印加される入力信
号（電圧ｖ＋） ’ｉ−抵抗５．６（値は共に几、）８
各々介してトランジスタベア１．３の各共通エミッタへ
供給し、定電流源７からトランジスタベア１の共通エミ
ッタと抵抗５との接続点へ一定電流■２供給する一方、
定電流源８によりトランジスタペア３の共通エミッタと
抵抗６との接続点から一定′１流Ｉ２引き出し、さらに
トランジスタｌａ、３ｂの各コレクタ２接地し、１ラン
ジスタ１ｂのコレクタとトランジスタ３ａのコレクタと
の接続点から取り出される゛１１ｃ流１ｙｔ”帰還抵抗
９（ｌｔＲ＋＋）Ｅ有する演算増幅器１０により電圧Ｖ
ＯＫ！換してイ菖号出力塙子１１から出力するようにし
たものである。
タ１ａ（ＰＮＰ）ランジスタ）のベースが接地され、他
方のトランジスタ１ｂ（ＰＮＰトランジスタ）のベース
Ｖこは制御入力端子２と介して制御電圧Ｖｃが印加され
、かつ互いのエミッタが共通接続されてなるトランジス
タペア１と、一方のトランジスタ３ａ（ＮＰＮ）ランジ
スタ）のベースが接地され、他方のトランジスタ３ ｂ
（ＮＰＮトランジスタ）のベースには前記制御入力端
子２２介して制御電圧Ｖｃが印加され、かつ互いのエミ
ッタが共通接続されてなるトランジスタベア３と２有し
てなるものであり、信号入力端子４に印加される入力信
号（電圧ｖ＋） ’ｉ−抵抗５．６（値は共に几、）８
各々介してトランジスタベア１．３の各共通エミッタへ
供給し、定電流源７からトランジスタベア１の共通エミ
ッタと抵抗５との接続点へ一定電流■２供給する一方、
定電流源８によりトランジスタペア３の共通エミッタと
抵抗６との接続点から一定′１流Ｉ２引き出し、さらに
トランジスタｌａ、３ｂの各コレクタ２接地し、１ラン
ジスタ１ｂのコレクタとトランジスタ３ａのコレクタと
の接続点から取り出される゛１１ｃ流１ｙｔ”帰還抵抗
９（ｌｔＲ＋＋）Ｅ有する演算増幅器１０により電圧Ｖ
ＯＫ！換してイ菖号出力塙子１１から出力するようにし
たものである。
このような構成の従来の利得制御増幅器において、トラ
ンジスタｌａ、ｌｂ、３ａ、３ｂの各エミ・ン夕に流れ
る電ＩＡｔｋ４！ｒｋ’ｔ 、’ｔ 、凰１、車番とし
た場合、これらの′岨流’ｌ＋ ’ｔ＋ ’３ ＋ ’
４と制御電圧〜ｒＣとの間に４ｊ１ トランジスタのＰ
Ｎｉ合の性質から、 （但し、Ｋ＝、〒） なる閣議がある。ここで上記にはボルツマン定数、ｑは
電子の電荷、Ｔは接合温度である。
ンジスタｌａ、ｌｂ、３ａ、３ｂの各エミ・ン夕に流れ
る電ＩＡｔｋ４！ｒｋ’ｔ 、’ｔ 、凰１、車番とし
た場合、これらの′岨流’ｌ＋ ’ｔ＋ ’３ ＋ ’
４と制御電圧〜ｒＣとの間に４ｊ１ トランジスタのＰ
Ｎｉ合の性質から、 （但し、Ｋ＝、〒） なる閣議がある。ここで上記にはボルツマン定数、ｑは
電子の電荷、Ｔは接合温度である。
才た、１ぎ号入力端子４に印加される入力信号の゛電圧
Ｍｌが）う７ジスタｌａ、ｌｂ、３ａ、３ｂの各ベース
・エミッタ間電圧よりも充分大であれば、が成り立つ。
Ｍｌが）う７ジスタｌａ、ｌｂ、３ａ、３ｂの各ベース
・エミッタ間電圧よりも充分大であれば、が成り立つ。
したがって、こ（Ｄ（２）式と（１）式とから、が得ら
れる。ここでトランジスタ１ｂ（ま１こはトランジスタ
３ａ）のコレクタから演算増幅器１゜へ供給さハる成流
ｉｙは、 １ｙ＝ｉ！−ｉ、 川・・・・・印・山・・・ １４
）であるから、この（４）式に（３）式３代入すれば、
が得られる。才た、信号出力端子１１に得られる出カイ
言号のＩＩＬ圧Ｖｏ は、 ｖＯ−−１ｙ−ＦＬｔ ・・・・・・・・川・・ 旧・
・ ｉ８）であるから、この（６）式に前記（６）式２
代入すわば、が得られる０したがって、このｒｇｌ崗に
示す利得制御増幅器の電圧利得Ａｖは、 トｆｔす、コノ＋ａｔ式の分母におけるｅｘｐ（Ｋ−Ｖ
ｃ）が１より充分大である領域（すなわち制御電圧Ｖｃ
がＶｃ＞ｏである範囲）においては、指数関数特注２も
って変化することが解る。
れる。ここでトランジスタ１ｂ（ま１こはトランジスタ
３ａ）のコレクタから演算増幅器１゜へ供給さハる成流
ｉｙは、 １ｙ＝ｉ！−ｉ、 川・・・・・印・山・・・ １４
）であるから、この（４）式に（３）式３代入すれば、
が得られる。才た、信号出力端子１１に得られる出カイ
言号のＩＩＬ圧Ｖｏ は、 ｖＯ−−１ｙ−ＦＬｔ ・・・・・・・・川・・ 旧・
・ ｉ８）であるから、この（６）式に前記（６）式２
代入すわば、が得られる０したがって、このｒｇｌ崗に
示す利得制御増幅器の電圧利得Ａｖは、 トｆｔす、コノ＋ａｔ式の分母におけるｅｘｐ（Ｋ−Ｖ
ｃ）が１より充分大である領域（すなわち制御電圧Ｖｃ
がＶｃ＞ｏである範囲）においては、指数関数特注２も
って変化することが解る。
ところで、この積の利得制御増幅器は、制ＲＩｎｔ圧Ｖ
ｃ によりて発生するトランジスタｌａ、ｌｂの各ベー
スーエミッタ間電圧の差およびトランジスタ３ａ、３ｂ
の各ベースーエミッタ間電圧の差に応じて、トランジス
タｌａ、ｌｂ、３ａ、３ｂの谷エミッタ電流（または名
コレクタ１！流）が前記（１）式のように変化すること
２前提としたものである◎しかしながら上述した利得制
御増幅器においでは、トランジスタ１ａ、１ｂ（トラン
ジスタペアｌ）とトランジスタ３ａ 、３ｂ（トランジ
スタペア３）とが互いに異なる導電性のトランジスタで
あり、また一般にＮ Ｐ Ｎ トランジスタのＶＢＩＩ
−：［Ｃ＋ｊ（生と、ＰＮＰ）ランジスタのＶＢＢ−Ｉ
ｃ特性とは異なるものであることから、この導電性の相
違によるトランジスタの特性の差によって、偶数次歪等
の歪が発生されてし才つという問題があった。才た上述
したような、構成の従来の利得制御増幅器は、前記（８
）式からも明らかなように、制＃電圧が一方の極性の電
圧範囲（第１図に示す回路、構成においてはＶＣ＞Ｏの
範囲）において変化ざ１する場合においてのみ、利得が
指数関数特性？持って変化されるものであった。すなわ
ち従来の利得制御’ｉｌｌ 、を引隅器において（ま、
制イβ１電圧ＶｃがＶｃ＜０の範囲において変化さＦし
た場合、（８）式の分母における値ｅｘｐ（Ｋ・Ｖｃ）
が［１」より小となるから、同（８）式の分母の（）内
のｆｆｉ ｌ’＋ Ｉ Ｊが無視で゛きなくなり、この
結果、利得Ａｖ ｔ７）変化が指数関数特性に一致しな
くなるという問題があった。
ｃ によりて発生するトランジスタｌａ、ｌｂの各ベー
スーエミッタ間電圧の差およびトランジスタ３ａ、３ｂ
の各ベースーエミッタ間電圧の差に応じて、トランジス
タｌａ、ｌｂ、３ａ、３ｂの谷エミッタ電流（または名
コレクタ１！流）が前記（１）式のように変化すること
２前提としたものである◎しかしながら上述した利得制
御増幅器においでは、トランジスタ１ａ、１ｂ（トラン
ジスタペアｌ）とトランジスタ３ａ 、３ｂ（トランジ
スタペア３）とが互いに異なる導電性のトランジスタで
あり、また一般にＮ Ｐ Ｎ トランジスタのＶＢＩＩ
−：［Ｃ＋ｊ（生と、ＰＮＰ）ランジスタのＶＢＢ−Ｉ
ｃ特性とは異なるものであることから、この導電性の相
違によるトランジスタの特性の差によって、偶数次歪等
の歪が発生されてし才つという問題があった。才た上述
したような、構成の従来の利得制御増幅器は、前記（８
）式からも明らかなように、制＃電圧が一方の極性の電
圧範囲（第１図に示す回路、構成においてはＶＣ＞Ｏの
範囲）において変化ざ１する場合においてのみ、利得が
指数関数特性？持って変化されるものであった。すなわ
ち従来の利得制御’ｉｌｌ 、を引隅器において（ま、
制イβ１電圧ＶｃがＶｃ＜０の範囲において変化さＦし
た場合、（８）式の分母における値ｅｘｐ（Ｋ・Ｖｃ）
が［１」より小となるから、同（８）式の分母の（）内
のｆｆｉ ｌ’＋ Ｉ Ｊが無視で゛きなくなり、この
結果、利得Ａｖ ｔ７）変化が指数関数特性に一致しな
くなるという問題があった。
この発明はこのような事情に鑑みてなさねたもので、偶
数次歪等の歪？低減させることができ、かつ利得が正負
いずれの極性の制御電圧に対しても指数関数特性２持っ
て変化されるようにした利得制御増幅器２提供すること
２目的とするものであり、ベース間に制御電圧が印加さ
れ、エミッタが共通接続された第１．第２のトランジス
タからなる第１のトランジスタベアと、第１．第２のト
ランジスタと同−導電性の第３．第４のトランジスタか
らなり、第１のトランジスタベアと同一構成の第２のト
ランジスタベアと、第１のトランジスタのコレクタに供
給される入力信号ε接地電位に対して反転増幅しこの出
力により第１のトランジスタベアの共通エミッタ？駆動
する演算増幅器と、この演算増幅器の出力２反転増幅し
この出力により第２のトランジスタベアの共通エミッタ
２駆動する反転増幅器と、第１．第３のトランジスタの
各コレクタと、第２．第４のトランジスタの各コレクタ
とに各々負何として接続された第１゜第２のカレントミ
ラー回路とを設け、第４のトランジスタから出力？取り
出すようにしたものである。
数次歪等の歪？低減させることができ、かつ利得が正負
いずれの極性の制御電圧に対しても指数関数特性２持っ
て変化されるようにした利得制御増幅器２提供すること
２目的とするものであり、ベース間に制御電圧が印加さ
れ、エミッタが共通接続された第１．第２のトランジス
タからなる第１のトランジスタベアと、第１．第２のト
ランジスタと同−導電性の第３．第４のトランジスタか
らなり、第１のトランジスタベアと同一構成の第２のト
ランジスタベアと、第１のトランジスタのコレクタに供
給される入力信号ε接地電位に対して反転増幅しこの出
力により第１のトランジスタベアの共通エミッタ？駆動
する演算増幅器と、この演算増幅器の出力２反転増幅し
この出力により第２のトランジスタベアの共通エミッタ
２駆動する反転増幅器と、第１．第３のトランジスタの
各コレクタと、第２．第４のトランジスタの各コレクタ
とに各々負何として接続された第１゜第２のカレントミ
ラー回路とを設け、第４のトランジスタから出力？取り
出すようにしたものである。
以下、この発明の一実施例２図面？参照して説明する。
第２図は、この発明の一実施例の構成３示す回路間であ
り、この図において第１図の各部に対応する部分には同
一の符号が付しである。第２図において、第１のトラン
ジスタベア１と第２のトランジスタベア３は増幅される
信号に制御電圧Ｖｃに応じた指数関数特性２付与するた
めのものであり、トランジスタベア１は第１のトランジ
スタ１ａ（ＮＰＮ）う／ジスタ）と第２のトランジスタ
１ｂ（ＮＰＮトランジスタ）とからなり、トランジスタ
ｌａ、ｌｂの各エミッタは共通接続されると共に抵抗１
ｅを介して１１ｔ源−Ｂに接続され、トランジスタ１ａ
のベースには制御入力端子２を介して制御電圧Ｖｃが印
加さね、トランジスタ１ｂのベースは接地されている。
り、この図において第１図の各部に対応する部分には同
一の符号が付しである。第２図において、第１のトラン
ジスタベア１と第２のトランジスタベア３は増幅される
信号に制御電圧Ｖｃに応じた指数関数特性２付与するた
めのものであり、トランジスタベア１は第１のトランジ
スタ１ａ（ＮＰＮ）う／ジスタ）と第２のトランジスタ
１ｂ（ＮＰＮトランジスタ）とからなり、トランジスタ
ｌａ、ｌｂの各エミッタは共通接続されると共に抵抗１
ｅを介して１１ｔ源−Ｂに接続され、トランジスタ１ａ
のベースには制御入力端子２を介して制御電圧Ｖｃが印
加さね、トランジスタ１ｂのベースは接地されている。
またトランジスタベア３は、前記第１．第２のトランジ
スタ１ａ、１ｂと同一導電性の（すなわちＮＰＮ型の）
第３のトランジスタ３ａと第４のトランジスタ３ｂとか
らなり、トランジスタ３ａ 、３ｂの各エミッタは共通
接続されると共に抵抗３ｅｐ介して電源−ＢＫ接続され
、トランジスタ３ａのベースには制御入力端子２２介し
て制御電圧Ｖｃが印加され、トランジスタ３ｂのベース
は接地されている。前記トランジスタベア１におけるト
ランジスタ１ａのコレクタには信号入力端子４に入力さ
れる入力信号（電圧ｖｉ）が抵抗５（値Ｒ１）２介して
供給されている。１２は、トランジスタ１ａのコレクタ
電圧？接地奄位に対して反転増幅し、この出力によりト
ランジスタベア１の共通エミッタ３駆動する演算増幅器
であり、反転入力端子はトランジスタ１ａのコレクタに
接続され、非反転入力端子は接地され、また出力端子は
抵抗１３２介してトランジスタベア１の共通エミッタＶ
Ｃ，接続されている。１４は、演算増幅器１２の出力電
圧と反転増幅しこの出力によりトランジスタベア３の共
通エミッタと駆動する演算増幅器（反転増幅器）であり
、反転入力端子は抵抗１５（値Ｒ８）？介して演算増幅
器１２の出力端子に接続さね、非反転入力端子は接地さ
れ、出力端子は帰還抵抗１６（値１’ｎ）ＦＦ介して前
記反転入力端子に接続されると共に抵抗１７３介してｌ
・ランジスタペア３の共通エミッタに接続されている。
スタ１ａ、１ｂと同一導電性の（すなわちＮＰＮ型の）
第３のトランジスタ３ａと第４のトランジスタ３ｂとか
らなり、トランジスタ３ａ 、３ｂの各エミッタは共通
接続されると共に抵抗３ｅｐ介して電源−ＢＫ接続され
、トランジスタ３ａのベースには制御入力端子２２介し
て制御電圧Ｖｃが印加され、トランジスタ３ｂのベース
は接地されている。前記トランジスタベア１におけるト
ランジスタ１ａのコレクタには信号入力端子４に入力さ
れる入力信号（電圧ｖｉ）が抵抗５（値Ｒ１）２介して
供給されている。１２は、トランジスタ１ａのコレクタ
電圧？接地奄位に対して反転増幅し、この出力によりト
ランジスタベア１の共通エミッタ３駆動する演算増幅器
であり、反転入力端子はトランジスタ１ａのコレクタに
接続され、非反転入力端子は接地され、また出力端子は
抵抗１３２介してトランジスタベア１の共通エミッタＶ
Ｃ，接続されている。１４は、演算増幅器１２の出力電
圧と反転増幅しこの出力によりトランジスタベア３の共
通エミッタと駆動する演算増幅器（反転増幅器）であり
、反転入力端子は抵抗１５（値Ｒ８）？介して演算増幅
器１２の出力端子に接続さね、非反転入力端子は接地さ
れ、出力端子は帰還抵抗１６（値１’ｎ）ＦＦ介して前
記反転入力端子に接続されると共に抵抗１７３介してｌ
・ランジスタペア３の共通エミッタに接続されている。
１８は前記トランジスタｌａ。
３ａの負荷となるお共に、これらのトランジスタの各コ
レクタｔ （Ａｆ、 ２結合するための第１のカレント
ミラー回路であり、このカレントミラー回路１８におい
て、トランジスタ１９ （ＰＮＰ ）ランジスタ）のエ
ミッタとトランジスタ２０（ＰＮＰトランジスタ）のエ
ミッタとは抵抗２１（値ｌも４ ）と抵抗２２ （１ｕ
４ ）と２各々介して電源十Ｂに接続され、トランジス
タ１９．２０の各ベースとトランジスタ２０のコレクタ
とは接続され、トランジスタ１９のコレクタはトランジ
スタ１ａのコレクタに接続され、またトランジスタ２０
のコレクタはトランジスタ２３（ＮＰＮトランジスタ）
のコレクタ、エミツタ２順次介してトランジスタ３ａの
コレクタに接続されている。２４は前６己トランジスタ
ｌｂ、３ｂの負荷となると共に、これらのトランジスタ
の各コレクタｔｆｉＥ結合するための第２のカレントミ
ラー回路であり、このカレントミラー回路２４ｖｃおい
て、トランジスタ２５（ＰＮＰトランジスタ）のエミッ
タとトランジスタ２６（ＰＮＰトランジスタ）のエミッ
タとは抵抗２７（値Ｒ４）と抵抗２８（値’Ｒ’＋
）と２各々介して゛−１源十Ｂに接続され、トランジス
タ２５．２６の各ベースとトランジスタ２５のコレクタ
とは接続され、トランジスタ２５のコレクタはトランジ
スタ２９ （ＮＰＮ トランジスタ）のコレクタ、ニオ
ツタＥｌｌｌ１１次介してトランジスタ１ｂのコレクタ
に接続され、またトランジスタ２６のコレクタはトラン
ジスタ３ｂのコレクタにｆｆ１ｆ４されＣいる。１０８
己トランジスタ２３，２９およびトランジスタ３０（Ｎ
Ｐ Ｎ Ｉ−ランジスタ）はトランジスタ３ａ、ｌｂ
の谷コレクタ′屯位２接地′這位に保持するために設け
られているもので、これらのトランジスタ２；つ。
レクタｔ （Ａｆ、 ２結合するための第１のカレント
ミラー回路であり、このカレントミラー回路１８におい
て、トランジスタ１９ （ＰＮＰ ）ランジスタ）のエ
ミッタとトランジスタ２０（ＰＮＰトランジスタ）のエ
ミッタとは抵抗２１（値ｌも４ ）と抵抗２２ （１ｕ
４ ）と２各々介して電源十Ｂに接続され、トランジス
タ１９．２０の各ベースとトランジスタ２０のコレクタ
とは接続され、トランジスタ１９のコレクタはトランジ
スタ１ａのコレクタに接続され、またトランジスタ２０
のコレクタはトランジスタ２３（ＮＰＮトランジスタ）
のコレクタ、エミツタ２順次介してトランジスタ３ａの
コレクタに接続されている。２４は前６己トランジスタ
ｌｂ、３ｂの負荷となると共に、これらのトランジスタ
の各コレクタｔｆｉＥ結合するための第２のカレントミ
ラー回路であり、このカレントミラー回路２４ｖｃおい
て、トランジスタ２５（ＰＮＰトランジスタ）のエミッ
タとトランジスタ２６（ＰＮＰトランジスタ）のエミッ
タとは抵抗２７（値Ｒ４）と抵抗２８（値’Ｒ’＋
）と２各々介して゛−１源十Ｂに接続され、トランジス
タ２５．２６の各ベースとトランジスタ２５のコレクタ
とは接続され、トランジスタ２５のコレクタはトランジ
スタ２９ （ＮＰＮ トランジスタ）のコレクタ、ニオ
ツタＥｌｌｌ１１次介してトランジスタ１ｂのコレクタ
に接続され、またトランジスタ２６のコレクタはトラン
ジスタ３ｂのコレクタにｆｆ１ｆ４されＣいる。１０８
己トランジスタ２３，２９およびトランジスタ３０（Ｎ
Ｐ Ｎ Ｉ−ランジスタ）はトランジスタ３ａ、ｌｂ
の谷コレクタ′屯位２接地′這位に保持するために設け
られているもので、これらのトランジスタ２；つ。
２９の谷ベースはトランジスタ３０のコレクタおよびベ
ースＹＣｍ＜ｌｔさ＃１、トランジスタ３０のコレクタ
Ｃま抵抗３１を介して電源十Ｂに接続さね、同トランジ
スタ３０のエミッタ（ま接地さねている。
ースＹＣｍ＜ｌｔさ＃１、トランジスタ３０のコレクタ
Ｃま抵抗３１を介して電源十Ｂに接続さね、同トランジ
スタ３０のエミッタ（ま接地さねている。
演Ｘ ３１！ １ｉｌｌｉｉ器１０は、トランジスタ３
ｂのコレクタから取り出される電流２′螺圧にｆ換する
ためのものであり、反転入力端子はトランジスタ３ｂの
コレクタに接続され、非反転入力端子（ま接地され、出
力端子は帰還抵抗９ （１！［Ｒｓ ） Ｅ介して前
記反転入力端子に接続されると共に、信−号出力喘子１
１に凄絖されている。なお演Ｗ−ｊ着幅器１０，１２゜
１４には゛１源十Ｂ、−Ｂが各々供給されている。
ｂのコレクタから取り出される電流２′螺圧にｆ換する
ためのものであり、反転入力端子はトランジスタ３ｂの
コレクタに接続され、非反転入力端子（ま接地され、出
力端子は帰還抵抗９ （１！［Ｒｓ ） Ｅ介して前
記反転入力端子に接続されると共に、信−号出力喘子１
１に凄絖されている。なお演Ｗ−ｊ着幅器１０，１２゜
１４には゛１源十Ｂ、−Ｂが各々供給されている。
次に以上の構成２有するこの利得制ｎ僧幅器の動作につ
いて考察する。まず、入力信号の゛適圧ｖ１により抵抗
５２介してトランジスタ１ａのコレクタとトランジスタ
１９のコレクタとの接続点に供給される電流’２ｊｘ、
）ランジスタ１ａのコレクタＭ、＃ｔ、２１２、トラン
ジスタ１９のコレクタ？ｆｆ１ｉＦｊ＝、トランジスタ
２６のコレクタｖｔａｔｒ、、トランジスタ３ｂのコレ
クタ電流？Ｅｊｉ４ 、Ｆランラスタ２６のコレクタと
トランジスタ３ｂのコレクタとの接続点から抵抗９に流
れ込む電流３１ｙとすれば、これらの各電流ｉｘ、ｉ、
、 ｉＢ、 ｉ、、ｉ４゜ｉｙの間には、 ｌ ｘ ” １ ＋ Ｉ Ｂ ・・・・・・・・・
・・・・・・・・・・・・・・ （９）ｉ、＝ｔ、−ｉ
、 ・・・・・・・・・・・・・・・・ ・・・
α１なる関係がある。またこの場合、トランジスタ３
ａのコレクタ電流は、カレントミラー回路１８の作用に
よりｉ、となり、またトランジスタ１ｂのコレクタ′区
流は、カレントミラー回路２４の作用にまり１１となる
。次にトランジスタベア１．３において、トランジスタ
ｌａ、ｌｂの各ベースーエミッタ間゛区圧の差はＶｃに
等しく、ま１こトランジスタ３ａ 、３ｂの各ベースー
エミッタＵｓ圧の差もＶｃに等しい。またトランジスタ
ーａのコレクタ１位は演算増幅器１２の作用により略接
地電位ＶＣなＩＱ、トランジスター１）のコレクタ電位
はトラ／ジスタ２９．３０の作用により略接地電位にな
り、トランジスタ３ａのコレクタ′遁位はトランジスタ
２３．３０の作用により略接胤電位になり、またトラン
ジスタ３ｂのコレクタ電位はｐｘ窄暢器１００作用によ
り略接地電位になる。したかってトランジスターａ、ｌ
ｂの各コレクタ電流１１゜ｉ、の関係とトランジスタ３
ａ 、３ｂの各コレクタ電（Ａｆ、Ｉｓ、’ａ の関
係は、トランジスタのＰＮ接合の性質から、 −に−Ｖｃ ｉ ＝ｉ、 ・ｅ ・・・・・・・・・・・
・・・・・・・ Ｏｚとなる。また入力信号の電圧Ｖ
ｌと・電流ｉｘとのＩ両法および′ｗＬ流ｉｙ と信号
出力端子１１に得られる出力ｇｉ号の電圧Ｖｏ との
関係は、Ｖ五−Ｒ，・１コーに・・・・・・・・・・・
・・・・・・・・・・・・０３Ｖｏ＝−庇、・ｉｌ ・
・・・・・・・・・・・・・・・・・ ＬＩ４１とな
る。
いて考察する。まず、入力信号の゛適圧ｖ１により抵抗
５２介してトランジスタ１ａのコレクタとトランジスタ
１９のコレクタとの接続点に供給される電流’２ｊｘ、
）ランジスタ１ａのコレクタＭ、＃ｔ、２１２、トラン
ジスタ１９のコレクタ？ｆｆ１ｉＦｊ＝、トランジスタ
２６のコレクタｖｔａｔｒ、、トランジスタ３ｂのコレ
クタ電流？Ｅｊｉ４ 、Ｆランラスタ２６のコレクタと
トランジスタ３ｂのコレクタとの接続点から抵抗９に流
れ込む電流３１ｙとすれば、これらの各電流ｉｘ、ｉ、
、 ｉＢ、 ｉ、、ｉ４゜ｉｙの間には、 ｌ ｘ ” １ ＋ Ｉ Ｂ ・・・・・・・・・
・・・・・・・・・・・・・・ （９）ｉ、＝ｔ、−ｉ
、 ・・・・・・・・・・・・・・・・ ・・・
α１なる関係がある。またこの場合、トランジスタ３
ａのコレクタ電流は、カレントミラー回路１８の作用に
よりｉ、となり、またトランジスタ１ｂのコレクタ′区
流は、カレントミラー回路２４の作用にまり１１となる
。次にトランジスタベア１．３において、トランジスタ
ｌａ、ｌｂの各ベースーエミッタ間゛区圧の差はＶｃに
等しく、ま１こトランジスタ３ａ 、３ｂの各ベースー
エミッタＵｓ圧の差もＶｃに等しい。またトランジスタ
ーａのコレクタ１位は演算増幅器１２の作用により略接
地電位ＶＣなＩＱ、トランジスター１）のコレクタ電位
はトラ／ジスタ２９．３０の作用により略接地電位にな
り、トランジスタ３ａのコレクタ′遁位はトランジスタ
２３．３０の作用により略接胤電位になり、またトラン
ジスタ３ｂのコレクタ電位はｐｘ窄暢器１００作用によ
り略接地電位になる。したかってトランジスターａ、ｌ
ｂの各コレクタ電流１１゜ｉ、の関係とトランジスタ３
ａ 、３ｂの各コレクタ電（Ａｆ、Ｉｓ、’ａ の関
係は、トランジスタのＰＮ接合の性質から、 −に−Ｖｃ ｉ ＝ｉ、 ・ｅ ・・・・・・・・・・・
・・・・・・・ Ｏｚとなる。また入力信号の電圧Ｖ
ｌと・電流ｉｘとのＩ両法および′ｗＬ流ｉｙ と信号
出力端子１１に得られる出力ｇｉ号の電圧Ｖｏ との
関係は、Ｖ五−Ｒ，・１コーに・・・・・・・・・・・
・・・・・・・・・・・・０３Ｖｏ＝−庇、・ｉｌ ・
・・・・・・・・・・・・・・・・・ ＬＩ４１とな
る。
したがって、この実施例による利得制御増幅器の電圧利
得Ａｖは、（９）弐〜０４１式から、となり、制＠電圧
Ｖｃに応じて指数関数特性２持つて変化することが解る
。そしてこの実施例によれば、増幅される信号に指数関
数％注２付与するトランジスタベア１．３は共に同一４
ｔａ（ＮＰＮ型）のトランジスタから構成されるもので
あり、したがってこれらのトランジスタにｖｌｅ１！−
Ｉｃｉ性等の特性の揃ったトランジスタ２使用すること
が可能になるから、偶数次歪等の歪を著るしく低減させ
ることができる。またこの実施例によれば、その゛電圧
利得Ａｖを、前記０９式から明らかなように、制御電圧
Ｖｃ が正負いずれの極性であっても指数関数ｔ＋＋ｆ
性？持って変化させることができる。
得Ａｖは、（９）弐〜０４１式から、となり、制＠電圧
Ｖｃに応じて指数関数特性２持つて変化することが解る
。そしてこの実施例によれば、増幅される信号に指数関
数％注２付与するトランジスタベア１．３は共に同一４
ｔａ（ＮＰＮ型）のトランジスタから構成されるもので
あり、したがってこれらのトランジスタにｖｌｅ１！−
Ｉｃｉ性等の特性の揃ったトランジスタ２使用すること
が可能になるから、偶数次歪等の歪を著るしく低減させ
ることができる。またこの実施例によれば、その゛電圧
利得Ａｖを、前記０９式から明らかなように、制御電圧
Ｖｃ が正負いずれの極性であっても指数関数ｔ＋＋ｆ
性？持って変化させることができる。
変化は、第３図に示すように、制御電圧Ｖｃが正方向に
変化すると電圧利得Ａｖは減少し、制＃電圧Ｖｃが負方
向に変化すると電圧利得Ａｖは増加することになる。ま
γここの実施例においては、無信号時における演算増幅
器１２．１４の各出力電圧が略接地電位となるからこれ
らの演算増幅器１２．１４は正負副電源′１圧（十Ｂ、
−Ｊの範囲２全て動作領域として活用することができる
。
変化すると電圧利得Ａｖは減少し、制＃電圧Ｖｃが負方
向に変化すると電圧利得Ａｖは増加することになる。ま
γここの実施例においては、無信号時における演算増幅
器１２．１４の各出力電圧が略接地電位となるからこれ
らの演算増幅器１２．１４は正負副電源′１圧（十Ｂ、
−Ｊの範囲２全て動作領域として活用することができる
。
したがって、この実施例によれば回路動作時における電
源利用率が極めて高くなる。
源利用率が極めて高くなる。
以上説明したように、この発明による利得制御増幅器は
、ベース間に制御電圧が印加されエミッタが共通接続さ
れた第１．第２のトランジスタからなる第１のトランジ
スタペアと、第１．第２のトランジスタと同−導′螺性
の第３．第４のトランジスタからなり第１のトランジス
タベアと同一構成の＠２のトランジスタベアと、第ｌの
トランジスタのコレクタに供給される入力信号を接地或
位に対して反転増幅しこの出方により第１のトランジス
タベアの共通エミッタ２駆動する演算増幅器と、この演
算増幅器の出力２反転増幅しこの出力により第２のトラ
ンジスタベアの共通エミッタを駆動する反転増幅器と、
第１．第３のトランジスタのコレクタに負荷として接続
さねた第１のカレントミラー回路と、第２．＠４のトラ
ンジスタのコレクタに負荷として接続された第２のカレ
ントミラー回路と２有してなり、第４のトランジスタの
コレクタから出力信号２嘔り出すようにしたものである
から、制御電圧が正負いずれの極性であってもその利得
が正しく指数関数特性２持って変化される利得制御増幅
Ｓ’を実現することができ、才た第１のトランジスタペ
ア２構成するトランジスタと、第２のトランジスタペア
２構成するトランジスタとのＶＢｍ−Ｉｃ特性等の特性
と揃えることが極めて容易になるから、偶数次歪等の歪
が極めて少ない利得制御増幅器２実現することができる
。またこの発明によれば、無信号時において演算増幅器
、反転増幅器の各出力電圧が略接地′鑞位となるので極
めて電源利用率の良い利得制御増幅器を実現することが
できる。
、ベース間に制御電圧が印加されエミッタが共通接続さ
れた第１．第２のトランジスタからなる第１のトランジ
スタペアと、第１．第２のトランジスタと同−導′螺性
の第３．第４のトランジスタからなり第１のトランジス
タベアと同一構成の＠２のトランジスタベアと、第ｌの
トランジスタのコレクタに供給される入力信号を接地或
位に対して反転増幅しこの出方により第１のトランジス
タベアの共通エミッタ２駆動する演算増幅器と、この演
算増幅器の出力２反転増幅しこの出力により第２のトラ
ンジスタベアの共通エミッタを駆動する反転増幅器と、
第１．第３のトランジスタのコレクタに負荷として接続
さねた第１のカレントミラー回路と、第２．＠４のトラ
ンジスタのコレクタに負荷として接続された第２のカレ
ントミラー回路と２有してなり、第４のトランジスタの
コレクタから出力信号２嘔り出すようにしたものである
から、制御電圧が正負いずれの極性であってもその利得
が正しく指数関数特性２持って変化される利得制御増幅
Ｓ’を実現することができ、才た第１のトランジスタペ
ア２構成するトランジスタと、第２のトランジスタペア
２構成するトランジスタとのＶＢｍ−Ｉｃ特性等の特性
と揃えることが極めて容易になるから、偶数次歪等の歪
が極めて少ない利得制御増幅器２実現することができる
。またこの発明によれば、無信号時において演算増幅器
、反転増幅器の各出力電圧が略接地′鑞位となるので極
めて電源利用率の良い利得制御増幅器を実現することが
できる。
第１図は従来の利得制御増幅器の構成分示す回路図、第
２図はこの発明の一実施例の構成２示す回路図、第３図
は同実施例における制御′電圧と′電圧利得の関係を示
す特性図である。 １・拳・第１のトランジスタベア、ｌａ・１第１のトラ
ンジスタ、１ｂ１・第２のトランジスタ、３・・−１２
のトランジスタベア、３ａ・・・第３のトランジスタ、
３ｂ・・・第４のトランジスタ、１２・・・演算増幅器
、１４− ・反転増幅器（演算増幅器）、１８１−第
１のカレントミラー回路、２４・・・第２のカレントミ
ラー回路。 出願人 日本楽器製造株式会社
２図はこの発明の一実施例の構成２示す回路図、第３図
は同実施例における制御′電圧と′電圧利得の関係を示
す特性図である。 １・拳・第１のトランジスタベア、ｌａ・１第１のトラ
ンジスタ、１ｂ１・第２のトランジスタ、３・・−１２
のトランジスタベア、３ａ・・・第３のトランジスタ、
３ｂ・・・第４のトランジスタ、１２・・・演算増幅器
、１４− ・反転増幅器（演算増幅器）、１８１−第
１のカレントミラー回路、２４・・・第２のカレントミ
ラー回路。 出願人 日本楽器製造株式会社
Claims (1)
- ■第１、第２のトランジスタからなりこれらのベース間
には制御電圧が印加さねかつこれらのエミッタが共通接
続された第１のトランジスタペアと、■前記第１、第２
のトランジスタと同一導電性の第３、第４のトランジス
タからなりこれらのベース間には前記制御′電圧が印加
されかつこれらのエミッタが共通接続されたＷｃ２のト
ランジスタペアと、■前記第１のトランジスタのコレク
タに供給ざねる人力信号２反転入力端子に入力し、非反
転入力端子を接地し、かつ出力により前記第１のトラン
ジスタペアの共通エミッタを駆動する演算増幅器と、■
この演算増幅器の出力３反転し、この反転ｍ力によって
前記第２のトランジスタペアの共通エミッタ２駆動する
反転増幅器と、■前記第１、第３のトランジスタの各コ
レクタに負荷として接続された第１のカレントミラー回
路と、■前記第２．第４のトランジスタの各コレクタに
負荷として接続された第２のカレントミラー回路と、２
有してなり前記第４のトランジスタのコレクタから出力
信号３取り出すようにしたこと２特轍とする利得制御増
幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11690181A JPS5819012A (ja) | 1981-07-25 | 1981-07-25 | 利得制御増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11690181A JPS5819012A (ja) | 1981-07-25 | 1981-07-25 | 利得制御増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5819012A true JPS5819012A (ja) | 1983-02-03 |
Family
ID=14698439
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11690181A Pending JPS5819012A (ja) | 1981-07-25 | 1981-07-25 | 利得制御増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5819012A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6251813U (ja) * | 1985-09-19 | 1987-03-31 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55133115A (en) * | 1979-04-04 | 1980-10-16 | Nippon Gakki Seizo Kk | Variable gain amplifying circuit |
| JPS5646312A (en) * | 1979-09-21 | 1981-04-27 | Toshiba Corp | Variable gain circuit |
-
1981
- 1981-07-25 JP JP11690181A patent/JPS5819012A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55133115A (en) * | 1979-04-04 | 1980-10-16 | Nippon Gakki Seizo Kk | Variable gain amplifying circuit |
| JPS5646312A (en) * | 1979-09-21 | 1981-04-27 | Toshiba Corp | Variable gain circuit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6251813U (ja) * | 1985-09-19 | 1987-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5300896A (en) | Bootstrapped, AC-coupled differential amplifier | |
| JP3007431B2 (ja) | Ｃｍｏｓ技法における平衡マイクロホーンの前置増幅器 | |
| JPH0121642B2 (ja) | ||
| JPH07254828A (ja) | 増幅器 | |
| JPS59103174A (ja) | 電圧加算回路 | |
| JPS6254242B2 (ja) | ||
| JPH0143485B2 (ja) | ||
| JPH01152805A (ja) | 増幅装置 | |
| JPH01317011A (ja) | 利得制御増幅器 | |
| CA1090892A (en) | Differential amplifier | |
| JP3833530B2 (ja) | 差動増幅器 | |
| JP4574813B2 (ja) | 増幅回路 | |
| JP3058087B2 (ja) | 利得可変増幅器 | |
| JP3367875B2 (ja) | 対数変換回路及びこれを用いたトランスコンダクター | |
| US3439285A (en) | Stabilized direct-coupled amplifier | |
| JPH0212743Y2 (ja) | ||
| JP2655443B2 (ja) | 周波数逓倍回路 | |
| JPS6123852Y2 (ja) | ||
| JPS5827538Y2 (ja) | コンプリメンタリ・プッシュプル増幅器 | |
| JP3360911B2 (ja) | 差動増幅回路 | |
| JPS60167505A (ja) | 温度補償型増幅器 | |
| JPH05175754A (ja) | 差動増幅器 | |
| JP3076160B2 (ja) | 増幅回路 | |
| Vannemreddy et al. | Faculty of Science and Technology, IFHE University (May 2021). | |
| JPS6330012A (ja) | 差動増幅回路 |