JPS5819093B2 - デイスプレイ装置 - Google Patents

Description

【発明の詳細な説明】 本発明はディスプレイ装置に係り、特にキーボ−ド入力
を持ち、キーボードからの画面操作が計算機とは独立に
行なえるディスプレイ装置に関する。

第１図に従来のディスプレイ装置の一般的な構成を示す
。

第１図に示すように、計算機４゛に接続され、これとの
データ転送を制御するインターフェース制御部２と、表
示器３と、メモリや文字発生回路、タイミング回路から
成るディスプレイ制御回路１（！：、キーボード５等と
から構成されるディスプレイ装置において、計算機４又
はキーボード５の一方とのみデータ転送を行なっている
場合は問題ないが、両方から同時にデータが送られてき
た場合に競合の問題が起ってくる。

従来のディスプレイ装置は、キーボード５からのオフラ
インデータより計算機５からのオンラインデータを優先
させているため、第２図に４０で示すようにキーボード
５を時刻Ｔ１からＴ２の開操作しようとしていた時に５
０で示すように時刻Ｔ３からＴ４の闇討算機４からデー
タが送られてくると、実際にキーボード５の動作が有効
となるのは６０で示すようにＴ１−Ｔ３の間とＴ、−Ｔ
２の間となる。

； 一方、ディスプレイ装置の動作をみた時、特殊な動
作として画面消去がある。

第３図によりこれを説明する。

１０はデータのタイミング、２０はディスプレイ動作タ
イミング、３０は終了報告信号タイミングを夫々示して
いる。

通常の表示データ受信の場合はデータのタイミング１０
により表示データが確立している期間１１内の期間２１
にメモリの書込動作が行われ、続いて期間３１に終了報
告信号が計算機４に返される。

ところで、画面消去の場合は画面消去のデータを期間１
２に受・信後、期間２２で実際の画面消去動作に入るが
、この期間２２．は先のメモリ書込動作期間２１の数万
倍という長時間を要する。

この為、前に述べたよらに計算機優先の制御を行なうと
、第４図に示すように時刻ｔ３からｔ４の間にメモリに
書込まれたデータは時刻ｔ４から１２の間の画面消去動
作により消されてしまうことがある。

そこで画面消去の場合のみ計算機優先をやめ第５図のよ
うに画面消去動作終了時刻ｔ２の後の期間１２−１５に
メモリ書込動作を行なわなければならなかった。

しかし、計算機がディスプレイ装置に起動をかけてから
実際に動作を開始するまでの待時間ｔ３−１２が非常に
長い為問題であった。

本発明の目的は、画面消去動作中のディスプレイ装置に
データを出力しようとした計算機が長時間待たされるこ
とのないようにしたディスプレイ装置を提供するにある
。

要約すると、本発明は画面消去の動作中に計算機からデ
ータを受信した時には、実行中の動作を強制的に打切り
とし、計算機の待時間をなくしたものである。

第６図は本発明に用いる画面消去動作信号発生部の回路
図である。

計算機及びキーボードのデータをそれぞれのデータライ
ン１０５，１０６を通してデータデコーダ１０２に取り
込み、ここで画面消去信号をデコードする。

デコードした画面消去信号を線１０７を介して画面消去
動作回路１０３に印加し、長時間の画面消去動作信号を
線１０８に発生させる。

以上が従来の回路部分である。

本発明では、この画面消去動作回路１０３にリセット信
号を追加している。

追加部について説明する七ファンクションライン１０４
は計算機からディスプレイ装置に次に行なう動作を指示
する情報をのせるラインで、ファンクションデコーダ１
０１はこのライン上のデータから書込み信号及び、読出
し信号をデコードして線１０９，１１０上に出力するも
のである。

この計算機からのデータ転送指令信号をＮＯＲゲート１
１２に加えて画面消去停止信号として線１１１を介して
画面消去動作回路１０３に新たに加えている。

これにより第７図のように時刻ｔ１から開始した画面消
去動作（期間２２で示す）は時刻ｔ３に割込んだ計算機
のデータ転送により中断され、メモリ書込動作（期間２
１で示す）が時間１３．−１４の間行なわれることにな
る。

実際の回路上では画面消去動作回路１０３にはパルス発
生器を用い、停止信号はそのクリア端子を使用している
。

以上述べたことで、計算機の待時間がなくなり、ディス
プレイの計算機占有率を低下させることができ、更にキ
ーボードからの画面消去と計算機からのデータ出力との
競合も解決できる。

【図面の簡単な説明】

第１図はディスプレイ装置の一般的構成を示すブロック
線図、第２図はキーボード操作時間と計算機動作時間の
タイミングを示す線図、第３図は、表示データ、ディス
プレイ動作及び画面消去動作のタイミングを示す線図、
第４図及び第５図は従来の装置におけるメモリ書込動作
と画面消去動作のタイミングを示す線図、第６図は本発
明に用いる画面消去動作信号発生部の回路図、第７図は
、本発明の装置における動作タイミングを示す線図であ
る。 １・・・・・・ディスプレイ制御回路、２・・・・・・
インターフェイス制（ｌｉ回路、３・・・・・・表示器
、４・・・・・・計算機、５・・・・・・キーボード、
１０１・・・・・・ファンクションデコーダー、１１２
・・・・・・ＮＯＲゲート、１０３・・・・・・画面消
去動作回路。

Claims (1)

【特許請求の範囲】
1. １ 計算機及びキーボードからのデータを記憶するメモ
   リーと、これを表示するための表示回路及び表示器さ、
   これらを制御する制御回路とを備えたディスプレイ装置
   において、表示内容を消去する画面消去期間中に、計算
   機からデータの出力が発生した場合、画面消去の動作を
   強制的に打切る手段を設けたことを特徴としたディスプ
   レイ装置。