JPS5854432A - デ−タ入力方式 - Google Patents

デ−タ入力方式

Info

Publication number
JPS5854432A
JPS5854432A JP56152109A JP15210981A JPS5854432A JP S5854432 A JPS5854432 A JP S5854432A JP 56152109 A JP56152109 A JP 56152109A JP 15210981 A JP15210981 A JP 15210981A JP S5854432 A JPS5854432 A JP S5854432A
Authority
JP
Japan
Prior art keywords
input
counter
key
input data
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56152109A
Other languages
English (en)
Inventor
Ippei Futaki
二木 一平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP56152109A priority Critical patent/JPS5854432A/ja
Publication of JPS5854432A publication Critical patent/JPS5854432A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/02Input arrangements using manually operated switches, e.g. using keyboards or dials
    • G06F3/0227Cooperation and interconnection of the input arrangement with other functional units of a computer

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Input From Keyboards Or The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発@紘データ入力方弐に関するものである。
一般にキーボード装置からの入力データ・を処層する場
合、入力中−を押下することによ〉キーインス)ロープ
信号と入力データを発生させ、こO中−インストー−プ
信号を微分して得られる微分パルスによ〕前記入力デー
タをラッチレジスタにラッチ1せるとと4に、この微分
パルスをCPUへの割込張水としてラッテされた入力デ
ータの入力処理(例えは上位装置への転送やディスプレ
イ装置での表示等)を行なっている。
ところで、キーボード装置とディスプレイ装置とを真値
する端末装置の場合、オペレータの負担を軽減させる為
特定キーをリピートキーと定義し、このリピートキーが
押下されている限シ同一データが連続的に入力される機
能(以下この機能をリピート機能と呼ぶ)を持つ4のが
多−1尚、一般にリピートキーとして定義される中−と
してはスペース中−(間隔をとる為のキー)中カーソル
移動中−等がある。
そしてこのリピート機能を持たせる為の従来O方策とし
て紘、 ■ 今一ポード俵置内に9ビ一ト機能を持たせゐ方法、 ■ キーボード装置からCPUIIK千−インストロー
ブ備考及び入力データの他に、打鍵情幣【の情報は打鍵
回数即ち、スペースやカーソルの移動距離を表わす情報
である)を供給し、CPU備でカウントする方法、 等が知られている。
しかしながら第1の方法に紘リピートキーがハードウェ
ア的に固定されてしまうという欠点があ)、又、第2の
方法はインタフェイスの追加を意味する為、第2の方法
によりた場合仕様変更時等における互換性に問題が発生
する。
本発明はこの様な欠点問題点に鑑みなされたものであり
、インク7エイスを追加することなくリピートキーの変
更等に柔軟に対処できるデータ入力方式を提供すること
を目的とする。
第1図は本発明の一実施例を示すプ四ツク図であ〕1図
中1はキーボード装置、2は微分回路、3はラッチレジ
スタ、4はCPU、sは第1のカウンタ、6はJI2の
カウンタ、7はインバータゲート、易はアンドゲート、
9紘デイスプレイプントローラ、 10紘データバスを
示す。
呼−ボード装置1紘入力中−を押下されることにより、
ローアクティブなキーインスト日−プ儒号爾と入力デー
タDATAを発生する様になされている。
キーインストループ信号8TB d微分回路2とインパ
ータゲー)7に印加され、8ビツトの入力データDAT
A dラッチレジスタ3に印加される様になされている
微分回路2紘キーインストローブ信号8TBの立ち下が
〕エッヂを微分する回路であ)、微分回路2の出力であ
る微分パルスIFIITはラッチレジスタ3とCPU4
に印加される様になされている。
ラッチレジスタ3紘入力データDATAを微分パルスI
NTO印加されたタイ建ングでラッチする回路であ〉、
ラッチレジスタ3の出力ゲートはデータバスWと接続さ
れている。
又、微分回路2の出力である微分ノ(ルスINTは(!
PU4にとって割込要求と定義されておりs CPU4
はこの割込要求によシ、入力データI)ATAに対する
入力処理をするようになされている。
尚、入力処理の為には、具体的には次の様な手順が用意
されている。
■ ディスプレイコントローラ9に入力データの表示処
理をさせる手順。
■ 入力データがリピートキーを押下され九ことによシ
得られたものか否かを判断する手順。
■ 第1・第2のカウンタ5・6にプリセット値をロー
ドする手順。
第1・第2のカウンタ5−6はクロックCKが印加され
る毎にプリセット値をディクリメントするプログラマブ
ルカウンタであ)、本実施例ではインテル社のプログラ
マブル・インターバル・タイマ製品番号8253−5コ
ンパチブルを想定している。
インテル8253−5に関しては、多くのテキストが頒
布されているので、詳細林それに譲ル、以下本実施例と
直接に関係する部分K)*説明する。
8253−5は第2図の如<16ビットダウンカウ23
組により構成されたL8Iであり、従りて1個oL8I
で本実施例における第1・第2(D*?ンタb・6を構
成することができる。
この8253−5116種類の動作モードを持ち1本夾
施例で社そO嬉ill目のモード(カウント終了時の割
込みをする毫−ド)を使用している。
次O?−Oモードにおける動作の概要を示す。
■ クントロールワードの書き込み。
こO′3ントロールワード書き込みKよりモード指定か
&される。コントロール9−ドはOPU側データバス1
0庫データパメパツアア11を介して峰−ドレジメタ1
2に書き込まれる。
先ず、チップセレクト信号C8がl」となることによ)
データバスがアクティブに&j)、データバス10上の
コントロールワードがデータバス10上711に保持さ
れる。
次にアドレス信号(ムo+At)w(lsl)となると
とによ〕モモードレジスタが選択され、書自込み制御信
号UがrLJとなるこ七によ転デー声パスバッファ11
内0:lントロールワードがモードレジスタに書龜込ま
れる。
■ プリセット値の書き込み。
プリセット値はCPU儒データバス10・デーpAスバ
ッ7ア11を介してカウントレジスタ13に書き込まれ
る。
先ずチップセレクト信号C8がrLJとなることによ〕
データバスがアクティブにな〕、データバス10上のプ
リセット値がデータバスバッファIIK保持されゐ。
次にアドレス信号(km + A1) w−(0+ O
)とすると第1喬カウンタ5が選択され、書き込み制御
信号■がrLJとなるととkよ〕、データバスバッファ
11内のプリセット値がカウントレジスタ13にセット
される。
一方、第2番カウンタ6を選択する鳩舎はアドレス信号
(Ao+As)w(1,0)としておく。
尚、本実施例においては第1番カウンタ5にロードされ
るプリセット値線リピートキーを押下後リピート機能を
開始するまでの時間を定義し、第2喬カウンタ6にロー
ドされるプリセット値線リピート機能実行の間隔を定義
する。
■ カウント動作。
gt*目のモード時に$Pv%てはゲート信号0ATE
がrHJ″eあることを条件として各カウンタは次の動
作を行なう。
コントロールワードによりモード指定をされると出力O
UT紘rLJとなる。
プリセット値がロードされると直ちにカウント動作を開
始し、プリセット値をディクリメントしていく。
カウントが終了すると出力OUTをrHJとする。
ゲート信号GATEがrHJであシ続けることを条件と
して、カウント終了後プリセット値が再度ロードされる
と上記動作を繰シ返す。
次にインバータゲート7轄負論理のキーインスト習−プ
信号8TBを反転して嬉1番カウンタ5に対する正論理
のゲート信号GATEφ1とすゐ為のものである。
アンドゲート8は第1番カウンタ5の出力OUTφ1と
インバータゲー)74D出力との論理積を第2番カウン
タ6のゲート信号GATEφ2とする為のものである。
第2番カウンタ6の出力OUTφ2社OFυ4にとって
第2の割込要求と定義されてお6 、cru4にはこの
第2の割込要求に対して次の様な処理手職が用意されて
いる。
■ ラッチレジスタ3にラッチされている入力データの
表示処理をディスプレイコントローラ9に実行させる手
順。
■ 第2番カウンタ6にプリセット値を再度ロードする
手順。
次にディスプレイコントローラ9はラッチレジスタ3か
らデータバス10上Kwtみ出された入力データの表示
処理を行なう為のものである。
次に第3図の70−チャート、第4図、第6図のタイZ
ングチャートを参照し動作を説−する。
入カキ−が押下されると入力データDATAがキーメー
ト装置1からラッチレジスタ3に供給され。
中−インストローブ信号8TBがキーボード懺置1から
微分回路2に供給される。
そO結果、キーインストローブ信号87B O立ち下が
〉エッヂにおいて微分パルスINTが発生スる。
この微分パルスINTはラッチレジスタ3に*給されて
お勤、キーボード装置1からラッチレジスタ3に供給さ
れている入力データDATAはラッチレジスタ3にラッ
チされる。
一方、微分パルスINT紘CPU4にも供給1れておル
、微分パルスINTが供給されるとCPU4社割込処履
ルーチンにジャンプする。
CPU4紘第1・第2のカウンタ5・6をリセットし、
続いてラッチレジスタ3内の入力データをデータバスI
OKよりて読み出す。
CPU4aリピートキーと定義された入カキ−によりて
発生されるコードを予め持っておシ、これと入力データ
を比較し、入力データがリピートキーによゐ4hOか否
かの41断をする。
結果がrNOJO#ticPU4ti入7Jデー/lデ
ィスプレイ;ントローラ9に与え、入力データの表示処
理をさせ、次の入力データを待つ。
ζこまでの流れのタイきングを示すのが114図である
一方、入力データがリピートキーによるものか否かの判
断結果がrYE8Jの場合第1・第2のカウンタ5・6
にプリセット値をロードする。
尚、モード設定の為のコントロールワードは予め与えら
れているものとする。
第5図のT1で示される時間が第1のカウンタ5のプリ
セット値であ41 s T*で示される時間が第20カ
ウンタ6のプリセット値である。
続いてCP04Fiラッチレジスタ3内の入力データを
ディスプレイコントローラ9に与え表示処理をさせる。
一方、入カキ−が押下されている限夛、キーインストロ
ーブ信号8TBはrLJであるのでゲート信号◆1は「
町である。
従ってプリセット値T1がロードされると第1のカウン
タ5社直ちにカウントを開始し、プリセット値をディク
リメントしていく。
カウントが終了するとslのカウンタの出力OUTφl
紘ロ幻となる。
尚、カウント終了前に入カキ−の押下が停止するとゲー
ト信号GATEΦ1祉rLJ Kなるので第1喬カクン
タ5は動作を停止し、cpu4は次の入力データを持つ
出力OUTφlとインバータゲート7の出力の論理積が
第20カウンタ6のゲート信号GATEφ2と定義され
ていゐOで、出力OUTφ1がrHJとなりえ時点でゲ
ート信号GATICφ1もrHJとなる。
第20カウンタ6には既にグリセット値T3が四−ドさ
れているので、ゲート信号GATFφ2が閣とt2九時
点で第2のカウンタ6はカウントを―細し、プリセット
値T−をディクリメントしていく。
カウントが終了すると第2のカウンタ60出力OUTφ
2紘rHJとなる。
出力0υTφ2紘CPU4にとって第2の割込要求と定
義されてspa、出力OUTφ2が闇となるとCPU4
社この第2の割込要求を処理するルーチンにジャンプす
る。
CPU4a第2のカウンタ6に対してプリセット値T3
を再度ρ−ドし、続いてラッチレジスタ3内の入力デー
タをディスプレイコントローラ9に表示させる。
プリセット値T雪がロードされると第20カウンタ6の
出力OUTφ2は再びrLJ Kな9、第2のカウンタ
6紘カウントを開始する。
カウントが終了すると第2のカウンタ6の出力OUTφ
2社再度間となる。
以後入カキ−が押下され続けている限シ、上述の82の
割込要求に対する処理ルーチンが繰ル返えされる。
従うて、入カキ−が押下されてT1の期間紐過後、入カ
キ−の押下が継続する限〕、T3の期間毎にラッチレジ
スタ3内の入力データが表示処理されることkなる。
このリピート機能のタイZングを示すのが第5図である
以上説明した様に本発明によれば、何をリピ−トキーと
するか・リピート機能を裏打するまでの時間・リピート
間隔等が全てプログラムで制御て龜るので、極めて柔軟
性のあるシステムが構成で寝る。
又、リピート中−の種類によってプリセット値を変化さ
せることも可能となる。
更に、上記効果を得る為にキーボード装置とCPU間に
特別なインタ7エイスを追加する必要もない。
【図面の簡単な説明】
第1図は本発明の一実施例を示すプルツク図。 第2図はカウンタの詳細を示すブロック因、第3図線本
発明の動作を示す70−チャー)、$11141111
5Eは本発明の動作タイミングのタインングチャート。 1・・・キーボード    2・・・微分回路3・・・
ラッチレジスタ  4・・・CPU5・6・・・プログ
ラマブルカウンタ 7・・・インバータゲート 8・・・アンドゲート9・
・・ディスプレイプントローラ lO・・ゲータ7(ス
第1図

Claims (1)

  1. 【特許請求の範囲】 入カキ−を押下すゐことによp斃生され為午−インスト
    ーープ信号を微分して得られ九微分パルスによ)前記入
    カキ−を押下したことによ多発生され大入カデータをラ
    ッテレジスタにラッテし、前記微分パルスをCPUへの
    割込要求として前記ラッチレジスタにラッテされた入力
    データの入力処理をするデータ入力方式?ICおいて、
    前記キーインストローブ信号によって得られる信号をゲ
    ート入力とし、前記CPUKよって11−ドされたプリ
    セット値をカウントするとその出力レベルが変化する第
    1のプログツマプルカウンタと、 前記や−インストロープ信号によって得られる信号と前
    記第1oプーグツマプルカウンタO出力O論履積をゲー
    ト入力士し、前記CPUKよってロードされ大ツリセッ
    ト値をカウントするとそO出力レベルが変化する嬉2の
    10グツマブルカウンタを具備するとと−に、 前記CPU紘前記入力データがリピートキーを押下し九
    ととによシ得られた入力データか否かを判断する手順と
    、前記第2のプログツマプルカウンタの出力を第20割
    込要求として、この第2の割込要求を処理する手順を具
    備し、 前記入力データがリピートキーを押下し九りとによ〕得
    られた入力データであると判断されゐと前記第4及び第
    2のプログラマブルpl)ン夕にプリセット値をロード
    し、 前記第2のプログツマプルカウンタの出力が第20割込
    費求として印加されると、前記ラッチレジメタにラッテ
    され九人カデータの入力処理をするとともに前記第2の
    プログツマプルカウンタにプリセット値をロードする ことをllI徴とするデータ入力方式。
JP56152109A 1981-09-28 1981-09-28 デ−タ入力方式 Pending JPS5854432A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56152109A JPS5854432A (ja) 1981-09-28 1981-09-28 デ−タ入力方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56152109A JPS5854432A (ja) 1981-09-28 1981-09-28 デ−タ入力方式

Publications (1)

Publication Number Publication Date
JPS5854432A true JPS5854432A (ja) 1983-03-31

Family

ID=15533245

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56152109A Pending JPS5854432A (ja) 1981-09-28 1981-09-28 デ−タ入力方式

Country Status (1)

Country Link
JP (1) JPS5854432A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61189331U (ja) * 1985-05-16 1986-11-26

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61189331U (ja) * 1985-05-16 1986-11-26

Similar Documents

Publication Publication Date Title
JPS619734A (ja) プロセツサ制御方式
US4126898A (en) Programmable calculator including terminal control means
JPS5854432A (ja) デ−タ入力方式
US4366553A (en) Electronic computing apparatus employing basic language
JP2731047B2 (ja) プログラムのオペランドチェック方式
JPS6225213B2 (ja)
JPS644195B2 (ja)
JPH08263111A (ja) プログラム作成装置
JPH0228757A (ja) 文書作成装置
JPS62159248A (ja) 入力プログラムの文法チエツク方式
JPH064331A (ja) 10進チェック回路
JPH01130249A (ja) 情報処理方法
JPH01158556A (ja) 卓上電子計算機の演算モード設定装置
US4546448A (en) Programmable calculator including program variable initialization means and definition means array
JP2504617B2 (ja) デ―タ読込制御方式
JPS5819093B2 (ja) デイスプレイ装置
JPH02110744A (ja) 情報処理装置
JPS6226498B2 (ja)
JPS5935458B2 (ja) 未定義ラインナンバ出力方式
JPS61151753A (ja) ガイド機能付き計算機
JPS6327933A (ja) トレ−ス用メモリ構成方式
JPH0555248U (ja) 小型電子式計算機
JPS63285603A (ja) プログラマブルコントロ−ラ
JPS6221151B2 (ja)
JPH0476755A (ja) データ処理装置