JPS5819142B2 - 半導体記憶装置 - Google Patents

半導体記憶装置

Info

Publication number
JPS5819142B2
JPS5819142B2 JP52105607A JP10560777A JPS5819142B2 JP S5819142 B2 JPS5819142 B2 JP S5819142B2 JP 52105607 A JP52105607 A JP 52105607A JP 10560777 A JP10560777 A JP 10560777A JP S5819142 B2 JPS5819142 B2 JP S5819142B2
Authority
JP
Japan
Prior art keywords
region
input
conductivity type
output
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP52105607A
Other languages
English (en)
Other versions
JPS5439585A (en
Inventor
東迎良育
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP52105607A priority Critical patent/JPS5819142B2/ja
Priority to US05/937,937 priority patent/US4247863A/en
Publication of JPS5439585A publication Critical patent/JPS5439585A/ja
Publication of JPS5819142B2 publication Critical patent/JPS5819142B2/ja
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/35—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices with charge storage in a depletion layer, e.g. charge coupled devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Description

【発明の詳細な説明】 本発明者は、さきに電界効果トランジスタのゲートに逆
バイアスを印加してバルクの内部に電位分布を生じさせ
、また、ソース領域及びドレイン領域の各接合から拡が
る空乏層に依るパンチ・スルーを発生させ、前記電位分
布の変化及びパンチ・スルーを利用してソース領域から
ドレイン領域へキャリヤの注入を行なうようにした所謂
パンチ・スルー型電界効果トランジスタを提供した（要
すれば特願昭５１−６２６０６号参照）。
この電界効果トランジスタは、その構造に若干の改変を
加えると、既存の半導体装置とは異なる構成の、しかも
、優れた特性を有する半導体装置が得られる。
本発明は、補記種類の電界効果トランジスタの構造に所
要の改良を加え、特性良好な半導体記憶装置を得ようさ
するものであり、以下これを詳細に説明する。
第１図及び第２図は本発明一実施例の要部断面図及び要
部平面図である。
図に於いて、１はｐ型シリコン半導体基板、２はｎ−型
埋没層、３は二酸化シリコン絶縁膜、４は分離領域、５
はｎ十型入出力領域、Ｇはゲート端子、Ｉｌｏは入出力
端子、Ｆは能動領域形成用開口、Ｎは電極コンタクト窓
をそれぞれ示す。
尚、第１図は第２図のＭＡ−Ａ’に沿う断面を、そして
、記号Ｂはビット線に、記号Ｗはワード線にそれぞれ接
続されることを表わし、また、第２図では絶縁膜３を除
去しである。
本実施例に於いて、ｎ−型埋没層２は情報の記憶動作を
するものであって、例えば１トランジスタ・メモリに於
けるキャパシタの役目を果す。
また、分離領域４は、ゲート端子Ｇがコンタクト窓シて
いる基板１の領域が、入出力領域５と埋没層２との間の
パンチ・スルーに有効に作用するように補助する働きを
するものであ６、埋没層２に接触していることが望まし
いが、それは必須ではない。
尚、図示例では二酸化シリコンを用いているが、例えば
、ｐ十型不鈍物導入領域！あっても良い。
ゲート叩子Ｇは基板１ことオーミヅク・コンタクトして
いて、ビット線に接続される。
本出力端子Ｉ１０はワード線ｉこ接続される。
、、本実施例七よ、ワード線に接続されたゲート端子Ｇ
に逆バイアス電圧を印加すると、入出力領域５と基板１
とで形成される接合がら空乏層が拡がり、遂には、その
空乏層が埋没層２に到達してパンチ・スルー状態となる
。
そして、との状態では、ビット線に接続された入出力端
子Ｉ１０及び入出力領域５を介して埋没層２へ情報の書
込みを行なったり、また、その情報の読出しを任意に行
なうことができる。
尚、読出しの場合には、その出力を例えば高感度のＭＯ
８電界効果トランジスタを介して取出すと良い。
本発明装置を製造することは全く容易である。
即ち、基板１上に分離領域４、絶縁膜３を形成し、次に
、絶縁膜３のパターニングを行なって開口Ｆを形成し、
次に、その開口Ｆから例えばイオン注入を行なってｎ−
型埋没層２を形成し、次に、適当なマスク膜を形成して
から不純物導入を行ないｎ十型入出力領域４を形成し、
その後、通常の工程に従って電極配線等を形成する。
これ等の工程は、１トランジスタ・１キヤパシタ・メモ
リの製造工程と比較しても、その数の慟Ｄｌま殆んどな
いのに等しい。
本発明に依る効果を列挙すると次の通りである。
（１）キャリヤの動作が全てバルク内で行なわれるよう
になっていて、絶縁膜との界面を利用する装置と比較す
ると、高速性、低雑音性、耐リーク性、安定性等、多く
の面で優れており、電荷の保持特性も良好となるためリ
フレッシュ間隔を長く採れる。
（２）空乏層の拡がりは電圧に対して極めて敏感である
からチャネル変調度が犬即ち、！！ｍが高い。
（３）例えば、１トランジスタ・１キヤパシタ・メモリ
ではトランジスタとキャパシタとが平面的に作られてい
るが、本発明装置では、キャパシタの役目を果している
埋没層は立体的に形成されているので装置を高密化する
ことができる。
（４）前記したように、製造する場合の工程数の増加は
殆んどなく、また、困難な工程を必要とすることもない
ので、その実施は容易である。
【図面の簡単な説明】
第１図は本発明一実施例の要部断面図、第２図はその要
部平面図をそれぞれ表わす。 図に於いて、１は基板、２は埋没層、３は絶縁膜、４は
分離領域、５は入出力領域、Ｇはゲート端子、Ｉｌｏは
入出力端子、Ｆは開口、Ｎは電極コンタクト窓をそれぞ
れ示す。

Claims (1)

    【特許請求の範囲】
  1. １ 分離領域で分離されている一導電型半導体基板部分
    に形成された反対導電型の入出力領域、該入出力領域に
    近接する前記−導電型半導体部分の表面にオーミック・
    コンタクトしそいるゲート端子、前記入出力領域に於け
    る接合から拡がる空乏層が接触し得る深さに形成された
    埠対導電型埋没としてソース領域及びドレイン領域を共
    通イヒした型式の所謂マーシト型と受ばれる半導体記憶
    装置の改良に関する。
JP52105607A 1977-09-02 1977-09-02 半導体記憶装置 Expired JPS5819142B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP52105607A JPS5819142B2 (ja) 1977-09-02 1977-09-02 半導体記憶装置
US05/937,937 US4247863A (en) 1977-09-02 1978-08-30 Semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP52105607A JPS5819142B2 (ja) 1977-09-02 1977-09-02 半導体記憶装置

Publications (2)

Publication Number Publication Date
JPS5439585A JPS5439585A (en) 1979-03-27
JPS5819142B2 true JPS5819142B2 (ja) 1983-04-16

Family

ID=14412181

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52105607A Expired JPS5819142B2 (ja) 1977-09-02 1977-09-02 半導体記憶装置

Country Status (2)

Country Link
US (1) US4247863A (ja)
JP (1) JPS5819142B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5754370A (en) * 1980-09-19 1982-03-31 Nippon Telegr & Teleph Corp <Ntt> Insulating gate type transistor
JPH07108494A (ja) * 1993-10-08 1995-04-25 Chubu Koki Kk ユニバーサル・スライサー

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4123771A (en) * 1973-09-21 1978-10-31 Tokyo Shibaura Electric Co., Ltd. Nonvolatile semiconductor memory
US4003036A (en) * 1975-10-23 1977-01-11 American Micro-Systems, Inc. Single IGFET memory cell with buried storage element
US4079358A (en) * 1976-10-04 1978-03-14 Micro-Bit Corporation Buried junction MOS memory capacitor target for electron beam addressable memory and method of using same
US4136349A (en) * 1977-05-27 1979-01-23 Analog Devices, Inc. Ic chip with buried zener diode

Also Published As

Publication number Publication date
JPS5439585A (en) 1979-03-27
US4247863A (en) 1981-01-27

Similar Documents

Publication Publication Date Title
EP0014388B1 (en) Semiconductor memory device
KR900000170B1 (ko) 다이내믹형 메모리셀과 그 제조방법
KR100299344B1 (ko) 다이나믹랜덤액세스메모리용이득셀과바이씨모스다이나믹랜덤액세스메모리제조방법
JP2655859B2 (ja) 半導体記憶装置
US4752819A (en) Semiconductor integrated circuit device having a carrier trapping trench arrangement
US4319263A (en) Double level polysilicon series transistor devices
US5010379A (en) Semiconductor memory device with two storage nodes
KR900005664B1 (ko) 반도체 기억장치
KR940001425B1 (ko) 수직구조를 갖는 바이폴라형 다이내믹 램을 제조하는 방법 및 그 다이내믹 램의 구조
KR930024165A (ko) 반도체 장치 및 그 제조 방법
JPS5819142B2 (ja) 半導体記憶装置
JPS5950102B2 (ja) 半導体メモリ装置
JP2000236074A (ja) 半導体集積回路装置およびその製造方法
JPH01268061A (ja) 半導体装置
JP2515033B2 (ja) 半導体スタティックメモリ装置の製造方法
JPS5814747B2 (ja) 半導体記憶装置
JPS62169475A (ja) 半導体記憶装置
JPH02116162A (ja) 半導体記憶装置
JP2770416B2 (ja) 半導体記憶装置
KR100214472B1 (ko) 반도체 소자 제조 방법
JPS61289657A (ja) 半導体記憶装置
JPS6053470B2 (ja) 半導体メモリの製造方法
JPH02105566A (ja) 相補型半導体装置
JPS62261169A (ja) 半導体記憶装置の製造方法
JPS62152156A (ja) 半導体記憶装置