JPS58191459A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS58191459A JPS58191459A JP57072578A JP7257882A JPS58191459A JP S58191459 A JPS58191459 A JP S58191459A JP 57072578 A JP57072578 A JP 57072578A JP 7257882 A JP7257882 A JP 7257882A JP S58191459 A JPS58191459 A JP S58191459A
- Authority
- JP
- Japan
- Prior art keywords
- bonding
- semiconductor chip
- support base
- semiconductor device
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
- H10W76/10—Containers or parts thereof
- H10W76/12—Containers or parts thereof characterised by their shape
- H10W76/13—Containers comprising a conductive base serving as an interconnection
- H10W76/132—Containers comprising a conductive base serving as an interconnection having other interconnections through an insulated passage in the conductive base
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/015—Manufacture or treatment of bond wires
- H10W72/01551—Changing the shapes of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07521—Aligning
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/753—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between laterally-adjacent chips
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本ｌｋ＠はＧＴＯ（ゲートター／オフ）サイリスク、１
九はパワートランジスタなどの半導体装置に関し、特に
、リード線のボンディング作業性を改善することのでき
る半導体装置に関する。
九はパワートランジスタなどの半導体装置に関し、特に
、リード線のボンディング作業性を改善することのでき
る半導体装置に関する。
数１ＯＡ以上の電ｆ１１．１にオン・オフするＧＴＯ？
イリスタなどの場合、そのパッケージ内のボンディング
ワイヤは、大きな電流を流すため、通常は複数本が並列
に接続される。
イリスタなどの場合、そのパッケージ内のボンディング
ワイヤは、大きな電流を流すため、通常は複数本が並列
に接続される。
すなわち、カノードに接続されるボンディングワイヤは
、大きな主電流を流す友め、複数本並列接続されること
が必要であり、まえ、グー１に接続すｌシるボンディン
グワイヤは、４１１１Ｃ大きなカットオフ連断耐量をも
たせるために゛複数本必要である。
、大きな主電流を流す友め、複数本並列接続されること
が必要であり、まえ、グー１に接続すｌシるボンディン
グワイヤは、４１１１Ｃ大きなカットオフ連断耐量をも
たせるために゛複数本必要である。
このよりなＧＴＯサイリスタを、いわゆるトランジスタ
製パッケージに組込む場合、通常のトランジスタ截パッ
ケージでは、外部リードのポン１１フフ部の面積が小さ
いため、全てのボンディングワイヤを１微性部リードに
接続することはできない。
製パッケージに組込む場合、通常のトランジスタ截パッ
ケージでは、外部リードのポン１１フフ部の面積が小さ
いため、全てのボンディングワイヤを１微性部リードに
接続することはできない。
ｓ１図および第２図に、従来のＧＴＯナイリスタのパッ
ケージ内のり−ド配−構造を示す、Ｉｌ１図線図線−、
ｓｚ図はその１１線断面図である。
ケージ内のり−ド配−構造を示す、Ｉｌ１図線図線−、
ｓｚ図はその１１線断面図である。
これらの図において、１０社半導体チップ（ＧＴＯサイ
リスタ）、１１はその上に前記半導体チップが固定され
る支持ベース、１２および１３はガラス等の絶縁材１２
Ａ、１３Ａを介して前記支持ペース１１に植立された外
部リード、１ενよび１７は前記半導体チップＩＯＫ隣
接して、前記支持ベースＩＩＫ固着された中間電極用絶
縁台である。 − １４＆よび１５は、それぞれ、前記中間電極用絶縁台１
６＆よび１７上に同着され、その一端が ゛前記各外部
リード１２．１３に導電接続された中間電極、１８＆よ
び１９は半導体チップ１０の域砺領域と屓記谷中関電偽
１４．１５とを接続するボンディングワイヤ（アルミニ
ウム）である。
リスタ）、１１はその上に前記半導体チップが固定され
る支持ベース、１２および１３はガラス等の絶縁材１２
Ａ、１３Ａを介して前記支持ペース１１に植立された外
部リード、１ενよび１７は前記半導体チップＩＯＫ隣
接して、前記支持ベースＩＩＫ固着された中間電極用絶
縁台である。 − １４＆よび１５は、それぞれ、前記中間電極用絶縁台１
６＆よび１７上に同着され、その一端が ゛前記各外部
リード１２．１３に導電接続された中間電極、１８＆よ
び１９は半導体チップ１０の域砺領域と屓記谷中関電偽
１４．１５とを接続するボンディングワイヤ（アルミニ
ウム）である。
図から明らかなように従来のＧＴＯサイリスタでは、そ
の電１ｉｉｌｉＩ域は中間電極１４．１５を介して外部
リード１２ Ｔ ｌａ Ｋ接続されてい友。ま九、半導
体テップｌＯの電１ｉ＊域と中間電極１４゜１５とはボ
ンディングワイヤ１８．１９等で接続され、中関電４ｉ
１１４ 、 ｌ ６と外部リード１２゜１３とは溶接で
接続される。
の電１ｉｉｌｉＩ域は中間電極１４．１５を介して外部
リード１２ Ｔ ｌａ Ｋ接続されてい友。ま九、半導
体テップｌＯの電１ｉ＊域と中間電極１４゜１５とはボ
ンディングワイヤ１８．１９等で接続され、中関電４ｉ
１１４ 、 ｌ ６と外部リード１２゜１３とは溶接で
接続される。
数１ＯＡ以上の越流を流すため、ボンディングワイヤと
しては、複数本の０，３■φＪＩＩＡ鼓のＡ’（アルミ
）ｌｉＩが通常用いられる。Ａ７電極とボンディングワ
イヤ１８．１９と半導体チップ電４に領域および中間（
Ｉｉとの接着は、超音波ボンデイン。
しては、複数本の０，３■φＪＩＩＡ鼓のＡ’（アルミ
）ｌｉＩが通常用いられる。Ａ７電極とボンディングワ
イヤ１８．１９と半導体チップ電４に領域および中間（
Ｉｉとの接着は、超音波ボンデイン。
グで行なわれるのが普通である。
中間電極用絶縁台１６，１７は、この超音波ボンディン
グ作業時、中間電極１４．１５が動かないように固定す
る目的と、単に前記中間電極を支持する目的のために必
要である。前述し九パッケージ内のリード配−構造は、
通常のトランジスタ製パッケージに比べ部品点数が多く
、また、以下に前述するように、ＡＩ超音波ホンディン
グ領域が、半導体チップ１０かもみて、反対側に２方向
にわかれるため、作業性が悪いという欠点がある。
グ作業時、中間電極１４．１５が動かないように固定す
る目的と、単に前記中間電極を支持する目的のために必
要である。前述し九パッケージ内のリード配−構造は、
通常のトランジスタ製パッケージに比べ部品点数が多く
、また、以下に前述するように、ＡＩ超音波ホンディン
グ領域が、半導体チップ１０かもみて、反対側に２方向
にわかれるため、作業性が悪いという欠点がある。
すなわち、ｉｋ常のＡＩ超音波ボンディングでは、第一
ポンドと第二ボンドの条件が異なるため、第一ボンドは
チップ側、第二ボンド轢電極備というように、それぞれ
分けて行なわれる。ｔＡ、第一ボンドと第二ボンドの方
向は、ポンディ／グ装置により一定の方向に決塘ってい
る。
ポンドと第二ボンドの条件が異なるため、第一ボンドは
チップ側、第二ボンド轢電極備というように、それぞれ
分けて行なわれる。ｔＡ、第一ボンドと第二ボンドの方
向は、ポンディ／グ装置により一定の方向に決塘ってい
る。
従って、第１，２ＵＶｃ示し九リード配線構造のＡｌｌ
超音波ホンディダグ行なう場合、一方のムｌボンディン
グワイヤ１８のボンディングを第１図の方向で行なった
とすれば、反対側のＡＩボンディングワイヤ１９のボン
ディングを行なう時は、第一ポンドと第二ボンドとの方
向を、同じ方向にさせるため、支持ベース１１を１８０
＠転させる必要が生じる。
超音波ホンディダグ行なう場合、一方のムｌボンディン
グワイヤ１８のボンディングを第１図の方向で行なった
とすれば、反対側のＡＩボンディングワイヤ１９のボン
ディングを行なう時は、第一ポンドと第二ボンドとの方
向を、同じ方向にさせるため、支持ベース１１を１８０
＠転させる必要が生じる。
ボンディング動作中に、このように支持ペース ゛ｌ
ｉｆ：回転させることは、作業性を非常に悪・くしてｓ
？シ、生産−率を低下させるので、製作上の大きな問題
点であった。
ｉｆ：回転させることは、作業性を非常に悪・くしてｓ
？シ、生産−率を低下させるので、製作上の大きな問題
点であった。
＋Ｗ３１ｍの間ｍ１Ｉｒ！、大番量のパワートランジス
タなどのパッケージの場合にも生じている。
タなどのパッケージの場合にも生じている。
本発明の目的は、構造が簡単で、かつ製作時の作業性を
良好に保持することが容易なパッケージフグ構造を備え
九〇ＴＯサイリスタやパワートラ／ジスタなどの半導体
装置を提供することにある。
良好に保持することが容易なパッケージフグ構造を備え
九〇ＴＯサイリスタやパワートラ／ジスタなどの半導体
装置を提供することにある。
ＩＩＪ記目的を達成するために、本発明では、中間電極
を、半導体チップからみて同じ方向にすなわち、半導体
チップの一側に配置することとしている。また、本発明
では、Ａｌ超音波ボンディング時に、中間電極と支持ベ
ースとの間にスペーサを介在させるようにしたことｅこ
より、中関電他用絶縁曾７に１略できるようにし、パッ
ケージ内リード配線構造の（資）単化と作業性の容易化
を図っている。
を、半導体チップからみて同じ方向にすなわち、半導体
チップの一側に配置することとしている。また、本発明
では、Ａｌ超音波ボンディング時に、中間電極と支持ベ
ースとの間にスペーサを介在させるようにしたことｅこ
より、中関電他用絶縁曾７に１略できるようにし、パッ
ケージ内リード配線構造の（資）単化と作業性の容易化
を図っている。
１！３図および第４図に本発明の一実施例を示す。
第３図は平面図、第４図はそのＩＶ−ＩＶ線断面図であ
る２、これらの図において、第１．第２図と同一の符号
は同一または同等部分をあられしている。
る２、これらの図において、第１．第２図と同一の符号
は同一または同等部分をあられしている。
この実施例は、第１，４２図の従来例との比試から明ら
かなように１中閣電１ｉ１４，１５に半導体チップ１０
に対して同一の側に配置し、がっ、これら中間電極１４
．１５をそれぞれ外部リード１２ 、１３に固着して支
持したものである５、この場合、例えば中間電極１４．
１５は、外部リード１２．１３に釧ろ一付によって固着
され、かつ支持されている。
かなように１中閣電１ｉ１４，１５に半導体チップ１０
に対して同一の側に配置し、がっ、これら中間電極１４
．１５をそれぞれ外部リード１２ 、１３に固着して支
持したものである５、この場合、例えば中間電極１４．
１５は、外部リード１２．１３に釧ろ一付によって固着
され、かつ支持されている。
このように、中間域＠１４ 、１５が半導体チップｌＯ
からみて同一の側にあるため、必要な全てのＡｌ超音波
ボンディングが、第一ボンドと第二ボンドとで、その方
向が一致する。すなわち、ボンディング作条中に支持ベ
ース１１を回転６せる必要がなくなるので、ボンディン
グの作業性が着しく向上する。
からみて同一の側にあるため、必要な全てのＡｌ超音波
ボンディングが、第一ボンドと第二ボンドとで、その方
向が一致する。すなわち、ボンディング作条中に支持ベ
ース１１を回転６せる必要がなくなるので、ボンディン
グの作業性が着しく向上する。
また、Ａｌ超音波ボンディングの作業時には、第５図に
示したごとく、中間電極１４．１５と支持ヘース１１と
の間に、なるべくは金属製のスペーサ４４を挿入、配置
しておくのがよい。
示したごとく、中間電極１４．１５と支持ヘース１１と
の間に、なるべくは金属製のスペーサ４４を挿入、配置
しておくのがよい。
前述のように、スペーサ４４を配置してンけはホンデン
グ時の荷重によって、中間域４ｊｌ ４ 。
グ時の荷重によって、中間域４ｊｌ ４ 。
１５が下方に屈折変形することはなくなり、嵐好なボン
デングが連成される。
デングが連成される。
このようなスペーサの利用により、中間電極用絶縁＠（
第１図の１６．１７）が不要となり、−品点数が減少し
、パッケージング構造が簡素化された。
第１図の１６．１７）が不要となり、−品点数が減少し
、パッケージング構造が簡素化された。
前述の実施例では、２つの中間域４ｉ１４，１５が、そ
れぞれ対応する外部リード１２．１３に、はｙ同じ高さ
に、はソ平行に固着されている。このために、ボンディ
ングワイヤ１８が中関越礁１５に＊触したり、あるいは
ボンディングワイヤ１８．１９が互いに接触したりする
おそれがある、。
れぞれ対応する外部リード１２．１３に、はｙ同じ高さ
に、はソ平行に固着されている。このために、ボンディ
ングワイヤ１８が中関越礁１５に＊触したり、あるいは
ボンディングワイヤ１８．１９が互いに接触したりする
おそれがある、。
第６図および第７図は、前述し九接触のおそれを無くし
た本発明の他の実施例の平面図ンよび■−穫−断面図で
６６゜これらの図において、第３゜４図と同一の符号は
同一または同等部分をΦられしている。
た本発明の他の実施例の平面図ンよび■−穫−断面図で
６６゜これらの図において、第３゜４図と同一の符号は
同一または同等部分をΦられしている。
第７図を、第４図と対比すれは明らかなように、この実
施例は、さきの実施例において、２つの中間電極１４．
１５を外部リード１２．１３に固着する際、半導体チッ
プ１０から、はなれている方の中間電極１４が、半導体
テップｌＯに近い方の、慣の中関醒也１５より＾い位置
ＶＣ取り付けられるようにしたものである。
施例は、さきの実施例において、２つの中間電極１４．
１５を外部リード１２．１３に固着する際、半導体チッ
プ１０から、はなれている方の中間電極１４が、半導体
テップｌＯに近い方の、慣の中関醒也１５より＾い位置
ＶＣ取り付けられるようにしたものである。
このように、２つの中間域＠１４，１Ｂの取り付は高さ
に差を設けることにより、ボンディングワイヤ１８と中
間１１１砺１５間の距離が氏くなる。
に差を設けることにより、ボンディングワイヤ１８と中
間１１１砺１５間の距離が氏くなる。
それ故ＶＣ１これらの相互接触の危険性が減少し、作業
性が向上する。１九、ボンディングワイヤ１８＆よび１
９の相互間の接触のａｊ−性も減少する１゜ 第２実施例の場合にも、超音波ボッ１４フフ作業時には
、第８図に示したように、中間電極１４゜１５のそれぞ
れと、支持ベース１１との間に、なるべくは金属製のス
ペーサ５４を挿入、配置して２くのがよい。
性が向上する。１九、ボンディングワイヤ１８＆よび１
９の相互間の接触のａｊ−性も減少する１゜ 第２実施例の場合にも、超音波ボッ１４フフ作業時には
、第８図に示したように、中間電極１４゜１５のそれぞ
れと、支持ベース１１との間に、なるべくは金属製のス
ペーサ５４を挿入、配置して２くのがよい。
これによって、′ｓ１実施例に関して前述したのと同様
に、ボ／ディング時の荷重に起因して中間電４ｋ１４．
１５が下方に屈−１変形することが防止され、良好なポ
ンディ７グが達成される。
に、ボ／ディング時の荷重に起因して中間電４ｋ１４．
１５が下方に屈−１変形することが防止され、良好なポ
ンディ７グが達成される。
上記のように、本発明によれば、構造が簡単で、かつ作
業性に優れ九〇ＴＯサイリスタのパッケージ構造が提供
される。なお、以上では、本発明をＧＴＯサイリスタに
適用した場合を例に述べ九が、パワートランジスタに適
用した場合においても全く同様の効米が得られることは
明らかでろろう。
業性に優れ九〇ＴＯサイリスタのパッケージ構造が提供
される。なお、以上では、本発明をＧＴＯサイリスタに
適用した場合を例に述べ九が、パワートランジスタに適
用した場合においても全く同様の効米が得られることは
明らかでろろう。
第１図は従来の半導体装置を示す平１ｊｌｉ図、第２図
はその■−■線にそう断面図、第３図は本発明の一実施
例を示す平面図、第４図はそのＩＶ−ＩＶｍにヤう断面
図、′ｓ５図は第３図の装置の製造法を説明するだめの
断面図、第６図は本発明の池の実施例を示す平面図、第
７図はその−−■ｌｉｔにそう断面図、第８図は第６図
の装置の製造法を説明するだめの１ｉｌｉ面図でわる。 １０・・・半導体チップ、１１・・・支持ベース、１２
゜１３・・・外部リード、１２Ａ、１３Ａ・・・絶縁材
、１４゜１５・・・中間電極、１６．１７・・・中間電
極用絶縁台、１８．１９・・・ボンディングワイヤ、４
４゜５４・・・スペーサ 代塩入弁理士 平木道人 ィ第１Ｉ イ第２Ｉ χ３１ ２ ２第４Ｉ ィ廓６１ １２ ３Ａ ＄７Ｓ ７５＃ ＄８５ １り ２４７
はその■−■線にそう断面図、第３図は本発明の一実施
例を示す平面図、第４図はそのＩＶ−ＩＶｍにヤう断面
図、′ｓ５図は第３図の装置の製造法を説明するだめの
断面図、第６図は本発明の池の実施例を示す平面図、第
７図はその−−■ｌｉｔにそう断面図、第８図は第６図
の装置の製造法を説明するだめの１ｉｌｉ面図でわる。 １０・・・半導体チップ、１１・・・支持ベース、１２
゜１３・・・外部リード、１２Ａ、１３Ａ・・・絶縁材
、１４゜１５・・・中間電極、１６．１７・・・中間電
極用絶縁台、１８．１９・・・ボンディングワイヤ、４
４゜５４・・・スペーサ 代塩入弁理士 平木道人 ィ第１Ｉ イ第２Ｉ χ３１ ２ ２第４Ｉ ィ廓６１ １２ ３Ａ ＄７Ｓ ７５＃ ＄８５ １り ２４７
Claims (3)
- （１）半導体チップがその上に固定載置された支持ベー
スと、前記支持ベースから電気的に絶縁して、これに植
立された少なくとも２本の外１６リードと、繭記外ｆｌ
Ａ ｌｊ−ドのそれぞれに固着支持され、前記半導体チ
ップからみて同じ側に位置された中間電極と、半導体チ
ップの電極領域および前記中関電４ｊを、それぞれ電気
的に接続する複数本のボンディングワイヤとを具備し、
前記中間電極と半導体チップの電極領域とを、それぞれ
接続するすべてのボンディングワイヤがはｙ同一方向に
ボンディングされたことを特徴とする半導体装置。 - （２）６中間電極は、支持ベースから離れて支持されて
いるととｔ−特徴とする前記特許請求の範囲第１礒紀載
の半導体装置。 - （３）半導体チップから遣い方の中間電極と支持ベース
との距離が、近い方の中間電極と支持ベースとの距離よ
りも大であることを特徴とする特許請求の範囲第１．ｉ
Ｊまたは第２項に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57072578A JPS58191459A (ja) | 1982-05-01 | 1982-05-01 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57072578A JPS58191459A (ja) | 1982-05-01 | 1982-05-01 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58191459A true JPS58191459A (ja) | 1983-11-08 |
| JPH047103B2 JPH047103B2 (ja) | 1992-02-07 |
Family
ID=13493401
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57072578A Granted JPS58191459A (ja) | 1982-05-01 | 1982-05-01 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58191459A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54159266U (ja) * | 1978-04-27 | 1979-11-07 |
-
1982
- 1982-05-01 JP JP57072578A patent/JPS58191459A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54159266U (ja) * | 1978-04-27 | 1979-11-07 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH047103B2 (ja) | 1992-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6271580B1 (en) | Leads under chip in conventional IC package | |
| US7508060B2 (en) | Multi-chip semiconductor connector assemblies | |
| US9735094B2 (en) | Combined packaged power semiconductor device | |
| EP0590986B1 (en) | Lead-on-chip lead frame | |
| KR0144164B1 (ko) | 엘오씨 반도체 패키지 및 반도체 장치를 패키징하는 방법 | |
| JPH05206449A (ja) | 半導体モジュール及びそれを使った電力変換装置 | |
| JPH06252328A (ja) | 半導体素子搭載用のリードフレーム | |
| CN100521192C (zh) | 半导体装置及其制造方法 | |
| KR0163348B1 (ko) | 집적 회로용 평형 캐패시턴스 리드 프레임 및 이의제조방법 | |
| JPH0878620A (ja) | 電力用半導体装置 | |
| US5089879A (en) | Resin seal type semiconductor device | |
| JPH05218281A (ja) | 半導体装置 | |
| US6630732B2 (en) | Lead frames including inner-digitized bond fingers on bus bars and semiconductor device package including same | |
| JPH0513383B2 (ja) | ||
| JP4409064B2 (ja) | パワー素子を含む半導体装置 | |
| JPS58191459A (ja) | 半導体装置 | |
| CN210129512U (zh) | 多芯片一体布线焊接的功率模块及功率模组 | |
| JPH0362932A (ja) | 半導体装置 | |
| JP2969301B2 (ja) | 半導体装置 | |
| JP2601228B2 (ja) | 樹脂封止型回路装置の製造方法 | |
| JP2810626B2 (ja) | 半導体装置 | |
| JPH0878619A (ja) | 電力用半導体装置 | |
| JP3078526B2 (ja) | 樹脂封止型半導体装置 | |
| JPH0318344B2 (ja) | ||
| JP2021150513A (ja) | 半導体チップ及び半導体装置 |