JPH0362932A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0362932A
JPH0362932A JP1198314A JP19831489A JPH0362932A JP H0362932 A JPH0362932 A JP H0362932A JP 1198314 A JP1198314 A JP 1198314A JP 19831489 A JP19831489 A JP 19831489A JP H0362932 A JPH0362932 A JP H0362932A
Authority
JP
Japan
Prior art keywords
lead frame
pellet
semiconductor
wire
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1198314A
Other languages
English (en)
Other versions
JPH0691119B2 (ja
Inventor
Yoshiaki Aizawa
吉昭 相沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP1198314A priority Critical patent/JPH0691119B2/ja
Priority to KR1019900011372A priority patent/KR930010084B1/ko
Priority to US07/558,513 priority patent/US5075758A/en
Priority to DE69030411T priority patent/DE69030411T2/de
Priority to EP90114692A priority patent/EP0415106B1/en
Publication of JPH0362932A publication Critical patent/JPH0362932A/ja
Publication of JPH0691119B2 publication Critical patent/JPH0691119B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/811—Multiple chips on leadframes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/547—Dispositions of multiple bond wires
    • H10W72/5473—Dispositions of multiple bond wires multiple bond wires connected to a common bond pad
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/923—Bond pads having multiple stacked layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/753—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between laterally-adjacent chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明ぽ半導体装置に係わり、特に同一半導体装置内
にて、一つの半導体ペレットと、他の半導体ペレットと
をワイヤボンディングにて互いに電気的に接続した半導
体装置に関する。
（従来の技術） 同一半導体装置内にて、半導体ペレットと、半導体ペレ
ットとをワイヤボンディングにてそれぞれ電気的に接続
した従来の半導体装置を第８図および第９図に示す。第
８図、および第９図の各参照符号はそれぞれ対応するも
のとする。
まず、第８図に示す従来装置について説明する。
リードフレーム１（１１，１２）上に、半導体ベレッ）
２（２，，２□）が固着されている。これらの半導体ペ
レット２Ｉ　　２２には、それぞれアルミニウムからな
る電極４＋　　４□が形成されている。これらの半導体
ペレット２．と、２２との電気的接続の方法は、−旦、
ダミーリード１ａを介して、金からなるワイヤ３．３２
の２本のワイヤによって行なわれている。
このように、＝旦、ダミーリード１ａを介して、異なる
半導体ペレット４．と、４□とを、金ワイヤ３】　３２
によって電気的に接続する理山として以下に説明する点
が上げられる。
すなわち、第９図に示す従来装置のように、アルミニウ
ム電極４、と、４゜とを直接、金ワイヤ３で接続すると
、どちらか一方のアルミニウム電極に対して、金ワイヤ
３がウェッジボンディングされる箇所が必ず生じる。同
図では、アルミニウム電極４□に対して金ワイヤ３がウ
ェッジボンディングされている。このウェッジボンディ
ングされている箇所を７ｂとし、また、これと対応させ
て、ボールボンディングされている箇所を７ａとして第
８図、および第９図に示す。このように、例えば金ワイ
ヤ３と、アルミニウム電極４□、すなわち、金とアルミ
ニウムの組み合わせでウェッジボンディングされてしま
うと、金と、アルミニウムとが互いに反応しあって合金
化が進行する。
この合金化の進行と共に、金ワイヤ３には、クラックが
発生、成長し、最期には金ワイヤ３の断線に至るという
、半導体装置の信頼性に著しい悪影響を及ぼす欠点があ
る。このため、従来の半導体装置では、第８図に示した
ように、−旦、ダミリード１ａを介して、ここに対して
、ウェッジボンデングされる箇所７ｂがくるようにして
、半導体ペレット４１と、４□とを、ワイヤボンディン
グにてそれぞれ電気的に接続を行なっているわけである
。ここで、ダミーリード１ａを構成する材料としては、
例えばニッケルと鉄との合金等に銀メツキを施したもの
等が用いられる。例えば銀に対して、金がウェッジボン
ディングされている箇所７ｂにおける合金化は、上記の
ような金と、アルミニウムとの合金化に比較して、さほ
ど署しいものではない。
尚、ボールボンディングされている箇所７ａにおいては
、金とアルミニウムとの合金化は制限され、クラックの
発生に至るまで、合金化が進行することはほとんどない
。
しかしながら、第８図に示す従来装置では、ダミーリー
ド１ａを必要とするために、半導体装置のピン数が増加
し、パッケージの大きさも増大するという不利益が生じ
ている。また、特にピン数、およびパッケージの大きさ
に制限のある半導体装置には、上記従来装置の使用が困
難であるという問題もある。
これらの点を解決する手段について、現在、様々な検討
がされている。例えばピン数、およびパッケージの大き
さを増加させずに、ダミーリードを使用する方法として
、ダミーリードを本来のビンの位置以外の箇所に形成し
、モールド後、切断する方法が検討されている。ところ
がこの方法では、ダミーリードの一部が必ずモールド外
に露出して残ってしまう。このため、表面リークが増大
し、安全現格上問題になる場合が多々ある。そこで、ダ
ミーリードの切断箇所をモールド外に露出させない方法
として、切断後、再度モールドを行なうダブルモールド
も考えられている。しかしながら、ダブルモールドは、
技術的に困難であり、フレーム設計の白山度も低下し、
コストアップになるという欠点を持っている。
また、ダミーリードを使用しない方法としては、半導体
ベレットに形成されている電極を構成する材料として、
金を用いる方法が検討されている。
しかしながら、この方法では、金と、半導体ペレット内
のシリコンとが互いに反応しあい、特にベレット内部の
素子の特性の変動を招くという問題がある。
（発明が解決しようとする課題） この発明は上記のような点に鑑みて為されたもので、半
導体ペレット同士をワイヤボンディングにて、互いに電
気的に接続することを、半導体装置のビン数増加、およ
びパッケージサイズ増大を招くことなく、かつ半導体装
置の信頼性を低下させることなく達成できる半導体装置
を提供することを目的とする。
［発明の構成］ （課題を解決するための手段） この発明による第１の半導体装置によれば、（イ）ボン
ディングワイヤが接続される電極を備えた半導体ベレッ
トを複数個有する半導体装置において、 少なくとも１つの半導体ベレットが固着されたリードフ
レームを複数本有し、これらのリードフレームのうち少
なくとも１本のリードフレーム上に、ボンディングワイ
ヤが接続される電極として使用されるダミーペレットが
固着され、上記半導体ベレットの電極相互間が、上記ダ
ミーペレットの電極を介してそれぞれワイヤボンディン
グされていることを特徴とする。
また、第２の半導体装置によれば、（ロ）ボンディング
ワイヤが接続される電極を備えた半導体ベレットを複数
個有する半導体装置において、少なくとも１つの半導体
ベレットが固着された複数本の第１のリードフレームと
、所定電位が印加され、電極として使用される少なくと
も１本の第２のリードフレームとを有し、これら第１、
第２のリードフレームのうち少なくとも１本の第２のリ
ードフレーム上に、ボンディングワイヤが接続される電
極として使用されるダミーペレットが固着され、上記′
＋導体ベレットの電極相互間が、上記ダミーペレットの
電極を介してそれぞれワイヤボンディングされているこ
とを特徴とする。
さらに、（イ）項あるいは（ロ）項記載の半導体装置に
おいて、（ハ）前記ワイヤを構成する材料と、ダミーペ
レットの電極を構成する材料とがおのおの同一材料であ
ることを特徴とする。
さらに、（ハ）項記載の半導体装置において、前記ワイ
ヤを構成する材料、およびダミーペレットの電極を構成
する材料が金であることを特徴とする。
（作用） 上記のような半導体装置にあっては、リードフレーム上
に固着されている半導体ペレヅト同士をワイヤボンディ
ングにて電気的に接続する際、上記リードフレーム上に
固着されている電極としてのみ使用されるダミーペレッ
トを介することにより、半導体ベレットに存在する電極
に対するウェッジボンディングを回避することができ、
半導体ベレットの電極は、常にポールボンディングにて
ワイヤとの接続がなされるようになる。この結果、半導
体ベレットの電極を構成する材料には、ワイヤを構成す
る材料に関係なく素子の特性に影響を与えない材料を選
択することができ、半導体ペレット内に形成されている
素子の信頼性の低下を招くことはない。
また、ダミーペレットの電極は、常にウェッジボンディ
ングにてワイヤとの接続がなきれるが、ここには半導体
装置の動作に関係する素子は形成されないことから、電
極を構成する材料を、ワイヤ材料との合金化の進行がそ
れ程でもない材料に選択することができる。例えばワイ
ヤを構成する材料と同一材料とすることもできる。この
結果、ウェッジボンディングにて生じるワイヤ材料と、
電極材料との合金化によるワイヤの信頼性の低下、特に
クラックの発生および成長によって引き起こされる断線
に関する信頼性の低下が坐じることはなくなる。
さらに、上記ダミーペレットの固着場所としては、半導
体ペレットが少なくとも１つ固着されているリードフレ
ーム、あるいは電極として使用されているリードフレー
ムが利用されることから、新たなリードフレームの増加
、すなわち、ピン数の増加を招くことはなく、半導体装
置のパッケージサイズが増大することもなくなる。
（実施例） 以下、図面を参照してこの発明の実施例に係わる半導体
装置について説明する。
第１図は、この発明の第１の実施例に係わる半導体装置
の、特にリードフレーム部分に着目して図示した平面図
である。
まず、第１図に示すように、リードフレーム１（１１，
１２）上には、半導体ペレット２（２゜２□）が固着さ
れている。リードフレーム１を構成する材料としては、
例えばニッケルと鉄との合金等に銀メツキを施したもの
である。上記半導体ペレット２１．２゜には、それぞれ
、例えばアルミニウムからなる電極４、４□が形成され
ている。さらに、リードフレーム１□上には、ダミーペ
レット８が固着されている。
上記半導体ペレット２．と、２２との電気的接続の方法
は、−旦、ダミーペレット８を介して、例えば金からな
るワイヤ３Ｉ　３２の２本のワイヤによって行なわれて
いる。この時、例えば金ワイヤ３．　３□をワイヤボン
ディングする際、半導体ペレット２１　２□上に存在す
る、例えばアルミニウムからなる電極４１４２に対して
は、常にボールボンディングされるようにする（このボ
ールボンディングされる箇所には７ａの参照符号を付し
、図中に示す）。一方、ダミーペレット８上に存在する
電極（第１図では図示せず）に対しては、辞にウェッジ
ボンディングされるようにする（このウェッジボンディ
ングされる箇所には７ｂの参照符号を付し、図中に示す
）。
このように、本箱１の実施例では、例えば金ワイヤ３Ｉ
　３２のボンディングの状態を、半導体装置の動作に関
係する素子を持つ半導体ペレット２！　２□の電極４、
４２にはボールボンディング、また、半導体装置の動作
に関係する素子を持たないダミーペレット８の電極には
ウェッジボンディングされるように限定する。この結果
、半導体ペレット２．２□の電極４１４□を構成する材
料には、素子に対する影響の少ない材料を、ワイヤ３Ｉ
　３２を構成する材料に関係なく選択することができる
ようになる。例えば第１の実施例中の電極材料はアルミ
ニウムであることから、半導体ペレット２１．２□内に
、おのおの形成されている素子の信頼性の低下を招くこ
とはない。
一方、ダミーペレット８の電極を構成する材料には、ワ
イヤ３１３□がウェッジボンディングされでも、ワイヤ
材料との合金化の進行がそれ程でもない材料を選択する
ことができるようになる。
例えばダミーペレット８の電極を構成する材料は、リー
ドフレーム１を構成する材料、すなわち銀、ニッケルと
鉄との合金等に銀をメツキしたものでも良い。また、ワ
イヤ３１３２を構成する材料と同一材料を選択しても良
い。例えば第１の実施例中のワイヤ材料は、通常使用さ
れている金である。そこで、ダミーペレット８の電極は
金にて形成する。このように、ワイヤ３．３２を構成す
る材料と、ダミーペレット８の電極を構成する材料とを
１．−１１−材料とすることで、ウェッジボンディング
にて生じるワイヤ材料と、電極材料との合金化によるワ
イヤの信頼性の低下、特にクラックの発生および成長に
よって引き起こされる断線に関する信頼性の低下がいっ
そう回避され、ワイヤの信頼性がより向上する。
また、上記第１の実施例でのダミーペレット８の固着場
所としては、半導体ペレット２□が固着されているリー
ドフレーム１１が利用されている。
このことから、従来のようにダミーリードを設ける必要
はなくなり、リードフレームの増加、すなわち、ビン数
の増加を招くことはなく、半導体装置のパッケージサイ
ズが増大することはない。
次に、第２図および第３図を参照して、上記ダミーペレ
ット８の構造例について説明する。
まず、第１の構造例としては、第２図に示すように、例
えばシリコンからなる基板８ａ上には、絶縁物として、
例えばシリコン酸化膜８ｂが形成され、このシリコン酸
化膜８ｂ上には電極８Ｃが形成されている。電極８Ｃは
、上記シリコン酸化膜８ｂによって、ダミーペレットが
固着されるリードフレームと、互いに電気的に絶縁され
る構造となる。この電極８Ｃ上には、ワイヤ３が、ウェ
ッジボンディングの状態（図中の７ｂに示す）にて接続
されている。ここで、電極８Ｃを構成する材料としては
、ワイヤ材料との合金化の進行がそれ程でもない材料、
あるいは同一の材料を選択する。例えばワイヤ３を構成
する材料が金であったとすると、電極８Ｃを構成する材
料には、銀、あるいは金等を用いる。
このような、第１の構造例の製造方法としては、シリコ
ン基板８ａ上に、シリコン酸化膜８ｂを形成し、さらに
、この上部に電極８ｃとなる銀や金等を蒸着させれば良
い。したがって、既存の半導体製造装置にて容易に形成
することができ、新たな設備投資を行なう必要はない。
しかも、シリコンが主構成材料となっていることから、
ダミーペレット８の製造コストは、比較的安いものとな
る。
さらに、上記シリコン基板８ａは、例えば歩留り落ちし
たシリコンウェーハからのり出されたもので形成するこ
とも可能であり、シリコンウェーへの無駄のない有効利
用も達成可能である。
また、この第１の構造例で、ワイヤ３の材料が金である
場合、電極８Ｃを構成する材料としては、金を用いるこ
とがより望ましい。なぜならば金は、銀に比較して加工
性に優れていること、ワイヤ３の材料が金であることか
ら、電極８Ｃの材料と、ワイヤ３と同一材料とすること
により、ワイヤの信頼性をいっそう向上させることがで
きるためである。
次に、第２の構造例を第３図に示して説明する。
第３図に示すように、絶縁物からなる誘電体基板８ｄ上
に、直接、電極８ｃを形成しても良い。このような構造
であっても、電極８ｃは、上記誘電体基板８ｄによって
、ダミーペレットが固着されるリードフレームと、亙い
に電気的に絶縁されるようになる。また、この第２の構
造例でも、この電極８ｃ上には、ワイヤ３が、ウェッジ
ボンディングの状態（図中の７ｂに示す）にて接続され
る。
ここで、ワイヤ３を構成する材料と、電極８ｃを構成す
る材料とは、上記第１の構造側同様、ワイヤ材料との合
金化の進行がそれ程でもない材料、あるいは同一の材料
を選択する。例えばワイヤ３を構成する材料が金であっ
たとすると、電極８ｃを構成する材料には、銀、あるい
は金等を用いる。
この第２の構造例の場合でも、ワイヤ３の材料が金であ
る場合、電Ｔｈ８ｃを構成する材料には、会を用いるこ
とがより望ましい。
次に、第４図を参照して、この発明の第２の実施例に係
わる半導体装置について説明する。
第４図は、この発明の第２の実施例に係わる半導体装置
の、特にリードフレーム部分に着目して図示した平面図
である。第４図において、各参照する符号は第１図と対
応するものとする。
第４図に示すように、リードフレーム１　（１゜１□、
１．）上に、半導体ベレット２（２゜２７１２３）がそ
れぞれ固着されている。リードフレーム１を構成する材
料としては、例えばニッケルと鉄との合金等に銀メツキ
を施したものである。上記半導体ベレット２には、それ
ぞれ、例えばアルミニウムからなる電極４（４１〜４６
）が形成されている。さらに、リードフレーム１３上に
は、ダミーペレット８が、絶縁物５を介して固着されて
いる。
上記半導体ベレット２１と、２□と、２．の各相互間の
電気的接続は、−旦、ダミーペレット８を介して、例え
ば金からなるワイヤ３Ｉ　３２．３、の３本のワイヤに
よって行なわれる第１の手段と、さらにもう一つリード
フレーム１１を介して、例えば金からなるワイヤ３４．
３９．３６の３本のワイヤによって行なわれる第２の手
段との２種の手段が用いられている。この時、上記第１
の手段に係わる、例えば金ワイヤ３．〜３．をワイヤボ
ンディングする際、上記第１の実施例同様、例えばアル
ミニウムからなる電極４．４３．４、に対しては、常に
ボールボンディングされるようにする（このボールボン
ディングされる箇所には７ａの参照符号を付し、図中に
示す）。一方、ダミーペレット８上に存在する電極（第
４図では図示せず）に対しては、常にウェッジボンディ
ングされるようにする（このウェッジボンディングされ
る箇所には７ｂの参照符号を付し、図中に示す）。また
、第２の手段に係わる、例えば金ワイヤ３４〜３Ｉ、を
ワイヤボンディングする際、例えばアルミニウムからな
る電極４□、４４．４６に対しては、常にボールボンデ
ィングされるようにする（このボールボンディングされ
る箇所には７ａの参照符号を付し、図中に示す）。一方
、リードフレーム１３に対しては、常にウェッジボンデ
ィングされるようにする（このウェッジボンディングさ
れる箇所には７ｂの参照符号を付し、図中に示す）。
このように、本節２の実施例においても、半導体装置の
動作に関係する素子を持つ半導体ペレット２．〜２３の
電極４１〜４ｔ、に対しては、常にワイヤ３１〜３６が
ボールボンディング７ａの状態にてボンディングされる
ようにする。また、半導体装置の動作に関係する素子を
持たないダミーペレット８の電極、およびリードフレー
ム１．に対しては、常にワイヤ３、〜３６がウェッジボ
ンディング７ｂの状態にてボンディングされるようにす
る。この結果、上記第１の実施例同様、半導体ベレット
２□〜２３内に、おのおの形成されている素子の信頼性
の低下は起こらず、ワイヤ３１〜３６の信頼性が低下す
ることもない。
また、本節２の実施例でのダミーペレット８の固着場所
としては、半導体ベレット２３が固着されているリード
フレーム１．が利用されている。
このことから、従来のようにダミーリードを設ける必要
はない。さらに、上記リードフレーム１゜を製作する際
に、両隣に位置する他のリードフレーム１１、および１
゜に対して、第４図に示すような所定の切り欠き部を設
けておく。そして、この切り欠き部内部に、上記リード
フレーム１．の一部が入り込むように製作すれば、平面
から見たリードフレーム面積の有効な利用、特にインナ
リード領域にかかる面積が有効に利用される。よって、
半導体装置のパッケージサイズの不用意なる増大を抑制
することができ、しかも、リードフレーム１３と、リー
ドフレーム１３、および１□上に固着されている半導体
ペレット２８、および２□とのワイヤボンディングが容
易となる。
次に、第５図を参照して、上記ダミーペレット８の第３
の構造例について説明する。
第５図は、第４図に示したリードフレーム１゜のダミー
ペレット８が固着された領域の断面図である。第５図に
示すように、リードフレーム１３上には、これの少なく
とも一部が絶縁物５によって被覆された状態の領域が存
在している。この絶縁物５上には、例えば絶縁ペースト
９によって、例えばシリコンからなる基板８ａが接着さ
れている。このペースト９は、下地に絶縁物５のような
絶縁体がイｊ在している場合、導電性であっても購わな
い。基板８ａ上には、電極８ｃが形成されている。この
場合、電極８Ｃと、基板８ａとは同電位の状態である。
これらによって構成されたダミーペレット８は、上記絶
縁物５、および絶縁ペースト９によって、リードフレー
ム１．と、互いに電気的に絶縁される構造となる。この
電極８ｃ上には、ワイヤ３１３□が、ウェッジボンディ
ングの状！！（図中の７ｂに示す）にて接続されている
。ここで、電極８Ｃを構成する材料としては、ワイヤ材
料との合金化の進行がそれ程でもない材料、あるいは同
一の材料を選択する。例えばワイヤ３を構成する材料が
金であったとすると、電極８Ｃを構成する材料には、銀
、あるいは金等を用いる。
このような第３の構造例の特徴としては、リードフレー
ム１３と、ダミーペレット８とが、絶縁物５によって互
いに絶線されている点から、基板８ａと、電極８Ｃとの
絶縁を考慮する必要がなくなり、基板８ａを構成する材
料の選択性が高まる点が上げられる。
この第３の構造例の場合でも、ワイヤ３の材料が金であ
る場合、電極８Ｃを構成する材料には金を用いることが
より望ましい。
次に、第６図を参照して、この発明の第３の実施例に係
わる半導体装置について説明する。
第６図は、この発明の第３の実施例に係わる半導体装置
の、特にリードフレーム部分に着口して図示した平面図
である。第６図において、各参照する符号は第１図と対
応するものとする。
第６囚に示すように、第１のリードフレーム１１上には
、半導体ベレット２１が固着され、第２のリードフレー
ム１□上には、半導体ベレット２２．２３がそれぞれ固
着されている。これらの半導体ベレット２（２１〜２．
）には、それぞれ、例えばアルミニウムからなる電極４
（４１〜４５）が形成されている。第３のリードフレー
ム１３は、所定電位を供給する電極として使用されるリ
ードフレームである。第３のリードフレーム１．上には
、ダミーペレット８が固着されている。また、第１〜第
３のリードフレーム１１〜１．を構成する材料としては
、第１、第２の実施例同様、例えばニッケルと鉄との合
金等に銀メツキを施したものである。
上記半導体ペレット２□と、２．との相互間の電気的接
続は、−旦、電極として使用されるリードフレーム１．
上に固着されたダミーペレット８を介して、例えば金か
らなるワイヤ３□、３□の２本のワイヤによって行なわ
れている。また、例えば金からなるワイヤ３．〜３．は
、第３のリードフレーム１３に直接ウェッジボンディン
グされ、第３のリードフレーム１３から、半導体ベレッ
ト２１〜２．に対して、所定電位を供給する配線として
機能している。
このような場合でも、半導体ペレット２□と、２、とを
電気的に接続する、例えば金ワイヤ３、〜３２をワイヤ
ボンディングする際に、上記第１、第２の実施例同様、
例えばアルミニウムからなる電極４□、４５に対しては
、常にボールボンディングされるようにする（このボー
ルボンディングされる箇所には７ａの参照符号を付し、
図中に示す）。−ｈ′、ダミーペレット８上に存（Ｅす
る電極（第６図では図示せず）に対しては、常にウェッ
ジボンディングされるようにする（このウェッジボンデ
ィングされる箇所には７ｂの参照符号を付し、図中に示
す）。また、半導体ベレット２１〜２、に対して所定電
位を供給する、例えば金ワイヤ３３〜３５をワイヤボン
ディングする際に、例えばアルミニウムからなる電極４
１４３．４５に対しては、常にボールボンディングされ
るようにする（このボールボンディングされる箇所には
７ａの参照符号を付し、図中に示す）。一方、リードフ
レーム１．に対しては、常にウェッジボンディングされ
るようにする（このウェッジボンディングされる箇所に
は７ｂの参照符号を付し、図中に示す）。
このように、水弟３の実施例においても、半導体装置の
動作に関係する素子を持つ半導体ペレット２．〜２３の
電極４１〜４５に対しては、常にワイヤ３１〜３．がボ
ールボンディング７ａの状態にてボンディングされるよ
うにする。また、半導体装置の動作に関係する素子を持
たないダミーペレット８の電極、およびリードフレーム
１．に対しては、常にワイヤ３、〜３．がウェッジボン
ディング７ｂの状態にてボンディングされるようにする
。この結果、上記第１、第２の実施例同様、半導体ベレ
ット２、〜２．内に、おのおの形成されている素子の信
頼性の低下は起こらず、ワイヤ３、〜３．の信頼性が低
下することもない。
また、水弟３の実施例でのダミーペレット８の固着場所
としては、所定電位が印加され、電極として使用されて
いる第２のリードフレーム１．が利用されている。つま
り、従来のように、新たにダミーリードを設ける必要は
ない。さらに、上記リードフレーム１．を製作する際に
、両隣に位置する他のリードフレーム１１％および１□
に対して、第６図に示すように、あらかじめ小さめにし
ておく。例えば、電極として使用されているリードフレ
ーム１．に、図示するように装置内部の延長方向に半導
体ベレット２．が配置できるスペースが設けられるよう
に製作する。このように、リードフレーム１．が小さめ
に製作することにより、他のリードフレーム１．　およ
び１゜に比較して、余剰となっている領域に、上記リー
ドフレーム１２が一部入り込むように製作でき、平面か
ら見たリードフレーム面積のＨ効な利用、特にインナー
リード領域にかかる面積が有効に利用される。
よって、半導体装置のパッケージサイズの不用意なる増
大を抑制することができ、しかも、リードフレーム１．
と、リードフレーム１１、および１２上に固着されてい
る半導体ペレット２１〜２、とのワイヤボンディングも
容易となる。
尚、この第３の実施例で説明した半導体ベレット同士の
電気的読手段は、同一半導体パッケージ中において、上
記第１、第２の実施例で説明した電気的接続手段と、混
用されても構わないことは勿論である。
さらに、ダミーペレット８の構造としては、例えば上述
した第１〜第３の構造例であって良い。
このように、ダミーペレット８の構造を、第１〜第３の
構造例とすることで、所定電位が印加されているリード
フレーム１．と、ダミーペレット８上の電極とを電気的
に分離することができる。この結果、リードフレーム１
．の電位に関係なく、半導体ベレット２２と、２．とを
、ダミーペレット８を介したワイヤボンディングにて、
それぞれ電気的に接続することが可能となる。
次に、第７図を参照して、この発明の応用例に係わる半
導体装置について説明する。
第７図は、この発明の応用例に係わる半導体装置の、特
にリードフレーム部分に着目して図示した平面図である
。第７図において、各参照する符号は第１図と対応する
ものとする。
第７図に示すように、リードフレーム１゜１□、および
１．の３本のリードフレームのうち、中央に位置するリ
ードフレーム１２上に半導体ベレット２が固着されてい
る。さらに、リードフレーム１□上には、ダミーペレッ
ト８が固着されている。また、このリードフレーム１□
には、所定の第１の電位が印加されているものとする。
リードフレーム１□の両隣には、リードフレーム１゜お
よび１．が存在しており、リードフレーム１、には、上
記第１の電位を異なる所定の第２の電位が印加されてい
るものとする。
このような状態でリードフレームＩＩ〜１．が配設され
、リードフレーム１１の第２の電位を、第１の電位が印
加されているリードフレーム１２を挟んで存在している
リードフレーム１３に対して伝えたい場合、−旦、ダミ
ーペレット８を介して、ワイヤ３１、および３２の２本
のワイヤによって、リードフレーム１．と、リードフレ
ーム１□とを間電位になるよう接続する。
このような応用例にかかる半導体装置であると、リード
フレーム１□上に固着されているダミーペレット８を介
して、リードフレーム１□の両隣に存（１ニジているリ
ードフレーム１１と、１．とを、ワイヤ３０．３□にて
接続している。すなわち、異なる電位が印加されている
リードフレームをワイヤが跨ぐことはない。この結果、
第２の電位が印加されているリードフレーム１１から、
第１の電位が印加されているリードフレーム１２を挟ん
で存在しているリードフレーム１３に対して、短絡の恐
れを低減させて電気的接続を図ることができる。
また、この応用例に用いられるダミーペレット８の構造
は、上述した第１ないし第３の構造例と同様のものであ
って構わない。ただし、ダミーペレット８の電極を構成
する材料は、ワイヤ３を構成する材料との合金化がそれ
程でもない材料に限定してやる必要は。必ずしもない。
これは、第７図に示すように、ワイヤ３１．３□がウェ
ッジボンディングされる部分７ｂを、リードフレーム１
６、および１．側にくるようにし、ボールボンディング
される部分７ａを、ダミーペレット８の電極側にくるよ
うにもできるためである。
以上、この発明の実施例かかる半導体装置、および応用
例にかかる半導体装置を説明してきたが、ワイヤの材料
、電極の材料等は、上述した金、銀、アルミニウム等に
限定されることはなく、種々変更して実施することが可
能である。この場合、第１〜第３の実施例にあっては、
ダミーペレットの電極の材料は、ワイヤの材料との合金
化がそれ程でもない材料が選択されることは言うまでも
ない。
また、ダミーペレットを構成する基板の材料も、シリコ
ン等に限定されるものでははなく、シリコン以外の良導
体、あるいは絶縁物を用いても良いことは言うまでもな
い。
［発明の効果コ 以上説明したようにこの発明によれば、同一半導体装置
内にて、半導体ペレット同士をワイヤボンディングにて
、亙いに電気的に接続することを、半導体装置のピン数
増加、およびパッケージサイズ増大を招くことなく、か
つ半導体装置の信頼性を低下させることなく達成できる
半導体装置が提供される。
【図面の簡単な説明】
第１図はこの発明の第１の実施例に係わる半導体装置の
平面図、第２図および第３図はダミーペレットの第１お
よび第２の構逍例を示す断面図、第４図はこの発明の第
２の実施例に係わる半導体装置の平面図、第５図はダミ
ーペレットの第３の構造例、第６図はこの発明の第３の
実施例に係わる半導体装置の平面図、第７図はこの発明
の応用例に係わる半導体装置の平面図、第８図および第
９図は従来の半導体装置の平面図である。 ＩＩ〜１３・・・リードフレーム、２，２．〜２゜・・
・半導体ペレット、３，３１〜３６・・・ワイヤ、４１
〜４．、・・・電極、５・・・絶縁物、７ａ・・・ポー
ルボンディング箇所、７ｂ・・・ウェッジボンディング
箇所、８ａ・・・基板、８ｂ・・・絶線物、８Ｃ・・・
電極、８ｄ・・・誘電体基板、９・・・絶縁ペースト。

Claims (5)

    【特許請求の範囲】
  1. （１）ボンディングワイヤが接続される電極を備えた半
    導体ペレットを複数個有する半導体装置において、 少なくとも１つの半導体ペレットが固着されたリードフ
    レームを複数本有し、これらのリードフレームのうち少
    なくとも１本のリードフレーム上に、ボンディングワイ
    ヤが接続される電極として使用されるダミーペレットが
    固着され、上記半導体ペレットの電極相互間が、上記ダ
    ミーペレットの電極を介してそれぞれワイヤボンディン
    グされていることを特徴とする半導体装置。
  2. （２）ボンディングワイヤが接続される電極を備えた半
    導体ペレットを複数個有する半導体装置において、 少なくとも１つの半導体ペレットが固着された複数本の
    第１のリードフレームと、所定電位が印加され、電極と
    して使用される少なくとも１本の第２のリードフレーム
    とを有し、これら第１、第２のリードフレームのうち少
    なくとも１本の第２のリードフレーム上に、ボンディン
    グワイヤが接続される電極として使用されるダミーペレ
    ットが固着され、上記半導体ペレットの電極相互間が、
    上記ダミーペレットの電極を介してそれぞれワイヤボン
    ディングされていることを特徴とする半導体装置。
  3. （３）前記ワイヤを構成する材料と、ダミーペレットの
    電極を構成する材料とがおのおの同一材料であることを
    特徴とする請求項（１）あるいは（２）記載の半導体装
    置。
  4. （４）前記ワイヤを構成する材料、およびダミーペレッ
    トの電極を構成する材料が金であることを特徴とする請
    求項（３）記載の半導体装置。
  5. （５）所定第１電位が印加されている第１のリードフレ
    ームから、上記所定第１電位を第２のリードフレームに
    ワイヤボンディングによって供給する半導体装置におい
    て、 上記第１のリードフレームと、第２のリードフレームと
    の間に、所定第２電位が印加されている第３のリードフ
    レームが設けられ、この第３のリードフレーム上にボン
    ディングワイヤが接続される電極として使用されるダミ
    ーペレットが固着され、このダミーペレットの電極を介
    して、上記第１のリードフレームと、第２のリードフレ
    ームとがワイヤボンディングにてそれぞれ電気的に接続
    されていることを特徴とする半導体装置。
JP1198314A 1989-07-31 1989-07-31 半導体装置 Expired - Lifetime JPH0691119B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP1198314A JPH0691119B2 (ja) 1989-07-31 1989-07-31 半導体装置
KR1019900011372A KR930010084B1 (ko) 1989-07-31 1990-07-26 반도체장치
US07/558,513 US5075758A (en) 1989-07-31 1990-07-27 Semiconductor device
DE69030411T DE69030411T2 (de) 1989-07-31 1990-07-31 Leiterrahmen für Halbleiteranordnung
EP90114692A EP0415106B1 (en) 1989-07-31 1990-07-31 Lead frames for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1198314A JPH0691119B2 (ja) 1989-07-31 1989-07-31 半導体装置

Publications (2)

Publication Number Publication Date
JPH0362932A true JPH0362932A (ja) 1991-03-19
JPH0691119B2 JPH0691119B2 (ja) 1994-11-14

Family

ID=16389066

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1198314A Expired - Lifetime JPH0691119B2 (ja) 1989-07-31 1989-07-31 半導体装置

Country Status (5)

Country Link
US (1) US5075758A (ja)
EP (1) EP0415106B1 (ja)
JP (1) JPH0691119B2 (ja)
KR (1) KR930010084B1 (ja)
DE (1) DE69030411T2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5442228A (en) * 1992-04-06 1995-08-15 Motorola, Inc. Monolithic shielded integrated circuit
US6066890A (en) * 1995-11-13 2000-05-23 Siliconix Incorporated Separate circuit devices in an intra-package configuration and assembly techniques
US5789816A (en) * 1996-10-04 1998-08-04 United Microelectronics Corporation Multiple-chip integrated circuit package including a dummy chip
DE29924183U1 (de) 1998-05-05 2002-03-28 International Rectifier Corp., El Segundo, Calif. Gehäuse und Leitungsrahmen für ein Halbleiterbauelement hoher Stromleitfähigkeit, mit großflächigen Verbindungsschlüssen und veränderter Form
US6476481B2 (en) 1998-05-05 2002-11-05 International Rectifier Corporation High current capacity semiconductor device package and lead frame with large area connection posts and modified outline
US8148825B2 (en) * 2007-06-05 2012-04-03 Stats Chippac Ltd. Integrated circuit package system with leadfinger
JP2010010653A (ja) * 2008-05-26 2010-01-14 Panasonic Corp 回路基板、リードフレーム、半導体装置及びその製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62196839A (ja) * 1986-02-24 1987-08-31 Toshiba Corp ハイブリツド型半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1196452A (en) * 1967-01-19 1970-06-24 Lucas Industries Ltd Semiconductor Circuits
US3736475A (en) * 1969-10-02 1973-05-29 Gen Electric Substrate supported semiconductive stack
US3896473A (en) * 1973-12-04 1975-07-22 Bell Telephone Labor Inc Gallium arsenide schottky barrier avalance diode array
US4303935A (en) * 1977-12-13 1981-12-01 Robert Bosch Gmbh Semiconductor apparatus with electrically insulated heat sink

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62196839A (ja) * 1986-02-24 1987-08-31 Toshiba Corp ハイブリツド型半導体装置

Also Published As

Publication number Publication date
EP0415106B1 (en) 1997-04-09
KR930010084B1 (ko) 1993-10-14
EP0415106A2 (en) 1991-03-06
JPH0691119B2 (ja) 1994-11-14
EP0415106A3 (en) 1992-04-15
DE69030411T2 (de) 1997-08-14
US5075758A (en) 1991-12-24
KR910003797A (ko) 1991-02-28
DE69030411D1 (de) 1997-05-15

Similar Documents

Publication Publication Date Title
US6541846B2 (en) Dual LOC semiconductor assembly employing floating lead finger structure
US8035221B2 (en) Clip mount for integrated circuit leadframes
KR0144164B1 (ko) 엘오씨 반도체 패키지 및 반도체 장치를 패키징하는 방법
US20010048148A1 (en) Semiconductor device and a method of manufacturing the same
JPH0350758A (ja) 樹脂封止型半導体装置
JPH0455341B2 (ja)
JPH05175409A (ja) 樹脂封止型半導体装置
JPH0362932A (ja) 半導体装置
US20060049523A1 (en) Wire-bonding method for connecting wire-bond pads and chip and the structure formed thereby
JP2538717B2 (ja) 樹脂封止型半導体装置
JP2601228B2 (ja) 樹脂封止型回路装置の製造方法
JP2810626B2 (ja) 半導体装置
JPH0666354B2 (ja) 半導体装置
JPH0754841B2 (ja) 絶縁物封止型回路装置
JP2869596B2 (ja) 樹脂封止型半導体装置
KR940008340B1 (ko) 반도체 장치용 리이드 프레임
JPH0666351B2 (ja) 半導体集積回路
JPS61137334A (ja) 半導体装置
JPH0513658A (ja) 半導体装置用リードフレーム
JPH05291478A (ja) 樹脂封止型半導体装置
JPH04151842A (ja) 半導体装置
JPH06283659A (ja) 半導体装置
JPS63266841A (ja) 樹脂封止型半導体装置
JPH01189131A (ja) ワイヤボンディング用リード細線
JPH047103B2 (ja)

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071114

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081114

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091114

Year of fee payment: 15

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091114

Year of fee payment: 15