JPH047103B2 - - Google Patents
Info
- Publication number
- JPH047103B2 JPH047103B2 JP57072578A JP7257882A JPH047103B2 JP H047103 B2 JPH047103 B2 JP H047103B2 JP 57072578 A JP57072578 A JP 57072578A JP 7257882 A JP7257882 A JP 7257882A JP H047103 B2 JPH047103 B2 JP H047103B2
- Authority
- JP
- Japan
- Prior art keywords
- bonding
- semiconductor chip
- intermediate electrode
- support base
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
- H10W76/10—Containers or parts thereof
- H10W76/12—Containers or parts thereof characterised by their shape
- H10W76/13—Containers comprising a conductive base serving as an interconnection
- H10W76/132—Containers comprising a conductive base serving as an interconnection having other interconnections through an insulated passage in the conductive base
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/015—Manufacture or treatment of bond wires
- H10W72/01551—Changing the shapes of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07521—Aligning
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
- H10W72/07551—Controlling the environment, e.g. atmosphere composition or temperature characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/753—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between laterally-adjacent chips
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
本発明はGTO（ゲートターンオフ）サイリス
タ、またはパワートランジスタなどの半導体装置
に関し、特に、リード線のボンデイング作業性を
改善することのできる半導体装置に関する。
タ、またはパワートランジスタなどの半導体装置
に関し、特に、リード線のボンデイング作業性を
改善することのできる半導体装置に関する。
数10A以上の電流をオン・オフするGTOサイ
リスタなどの場合、そのパツケージ内のボンデイ
ングワイヤは、大きな電流を流すため、通常は複
数本が並列に接続される。
リスタなどの場合、そのパツケージ内のボンデイ
ングワイヤは、大きな電流を流すため、通常は複
数本が並列に接続される。
すなわち、カソードに接続されるボンデイング
ワイヤは、大きな主電流を流すため、複数本並列
接続されることが必要であり、また、ゲートに接
続されるボンデイングワイヤは、特に大きなカツ
トオフ遮断耐量をもたせるために複数本必要であ
る。
ワイヤは、大きな主電流を流すため、複数本並列
接続されることが必要であり、また、ゲートに接
続されるボンデイングワイヤは、特に大きなカツ
トオフ遮断耐量をもたせるために複数本必要であ
る。
このようなGTOサイリスタを、いわゆるトラ
ンジスタ型パツケージに組込む場合、通常のトラ
ンジスタ型パツケージでは、外部リードのボンデ
イング部の面積が小さいため、全てのボンデイン
グワイヤを直接外部リードに接続することはでき
ない。
ンジスタ型パツケージに組込む場合、通常のトラ
ンジスタ型パツケージでは、外部リードのボンデ
イング部の面積が小さいため、全てのボンデイン
グワイヤを直接外部リードに接続することはでき
ない。
第１図および第２図に、従来のGTOサイリス
タのパツケージ内のリード配線構造を示す。第１
図は平面図、第２図はその−線断面図であ
る。
タのパツケージ内のリード配線構造を示す。第１
図は平面図、第２図はその−線断面図であ
る。
これらの図において、１０は半導体チツプ
（GTOサイリスタ）、１１はその上に前記半導体
チツプが固定される支持ベース、１２および１３
はガラス等の絶縁材１２Ａ，１３Ａを介して前記
支持ベース１１に植立された外部リード、１６お
よび１７は前記半導体チツプ１０に隣接して、前
記支持ベース１１に固着された中間電極用絶縁台
である。
（GTOサイリスタ）、１１はその上に前記半導体
チツプが固定される支持ベース、１２および１３
はガラス等の絶縁材１２Ａ，１３Ａを介して前記
支持ベース１１に植立された外部リード、１６お
よび１７は前記半導体チツプ１０に隣接して、前
記支持ベース１１に固着された中間電極用絶縁台
である。
１４および１５は、それぞれ、前記中間電極用
絶縁台１６および１７上に固着され、その一端が
前記各外部リード１２，１３に導電接続され、実
質上、長方形のボンデイング領域を備えた中間電
極、１８および１９は半導体チツプ１０の電極領
域と前記各中間電極１４，１５とを接続するボン
デイングワイヤ（アルミニウム）である。
絶縁台１６および１７上に固着され、その一端が
前記各外部リード１２，１３に導電接続され、実
質上、長方形のボンデイング領域を備えた中間電
極、１８および１９は半導体チツプ１０の電極領
域と前記各中間電極１４，１５とを接続するボン
デイングワイヤ（アルミニウム）である。
図から明らかなように従来のGTOサイリスタ
では、その電極領域は中間電極１４，１５を介し
て外部リード１２，１３に接続されていた。ま
た、半導体チツプ１０の電極領域と中間電極１
４，１５とはボンデイングワイヤ１８，１９等で
接続され、中間電極１４，１５と外部リード１
２，１３とは溶接で接続される。
では、その電極領域は中間電極１４，１５を介し
て外部リード１２，１３に接続されていた。ま
た、半導体チツプ１０の電極領域と中間電極１
４，１５とはボンデイングワイヤ１８，１９等で
接続され、中間電極１４，１５と外部リード１
２，１３とは溶接で接続される。
数10A以上の電流を流すため、ボンデイングワ
イヤとしては、複数本の０，３mmφ程度のAl（ア
ルミ）線が通常用いられる。ボンデイングワイヤ
１８，１９と半導体チツプ電極領域および中間電
極との接着は、超音波ボンデイングで行なわれる
のが普通である。
イヤとしては、複数本の０，３mmφ程度のAl（ア
ルミ）線が通常用いられる。ボンデイングワイヤ
１８，１９と半導体チツプ電極領域および中間電
極との接着は、超音波ボンデイングで行なわれる
のが普通である。
中間電極用絶縁台１６，１７は、この超音波ボ
ンデイング作業時、中間電極１４，１５が動かな
いように固定する目的と、単に前記中間電極を支
持する目的のために必要である。前述したパツケ
ージ内のリード配線構造は、通常のトランジスタ
型パツケージに比べ部品点数が多く、また、以下
に詳述するように、Al超音波ボンデイング領域
が、半導体チツプ１０からみて、反対側に２方向
にわかれるため、作業性が悪いという欠点があ
る。
ンデイング作業時、中間電極１４，１５が動かな
いように固定する目的と、単に前記中間電極を支
持する目的のために必要である。前述したパツケ
ージ内のリード配線構造は、通常のトランジスタ
型パツケージに比べ部品点数が多く、また、以下
に詳述するように、Al超音波ボンデイング領域
が、半導体チツプ１０からみて、反対側に２方向
にわかれるため、作業性が悪いという欠点があ
る。
すなわち、通常のAl超音波ボンデイングでは、
第一ボンドと第二ボンドの条件が異なるため、第
一ボンドはチツプ側、第二ボンドは電極側という
ように、それぞれ分けて行なわれる。また、第一
ボンドと第二ボンドの方向は、ボンデイング装置
により一定の方向に決まつている。
第一ボンドと第二ボンドの条件が異なるため、第
一ボンドはチツプ側、第二ボンドは電極側という
ように、それぞれ分けて行なわれる。また、第一
ボンドと第二ボンドの方向は、ボンデイング装置
により一定の方向に決まつている。
従つて、第１，２図に示したリード配線構造の
Al超音波ボンデイングを行なう場合、一方のAl
ボンデイングワイヤ１８のボンデイングを第１図
の方向で行なつたとすれば、反対側のAlボンデ
イングワイヤ１９のボンデイングを行なう時は、
第一ボンドと第二ボンドとの方向を、同じ方向に
させるため、支持ベース１１を180°回転させる必
要が生じる。
Al超音波ボンデイングを行なう場合、一方のAl
ボンデイングワイヤ１８のボンデイングを第１図
の方向で行なつたとすれば、反対側のAlボンデ
イングワイヤ１９のボンデイングを行なう時は、
第一ボンドと第二ボンドとの方向を、同じ方向に
させるため、支持ベース１１を180°回転させる必
要が生じる。
ボンデイング動作中に、このように支持ベース
１１を回転させることは、作業性を非常に悪くし
ており、生産能率を低下させるので、製作上の大
きな問題点であつた。
１１を回転させることは、作業性を非常に悪くし
ており、生産能率を低下させるので、製作上の大
きな問題点であつた。
同様の問題は、大容量のパワートランジスタな
どのパツケージの場合にも生じている。
どのパツケージの場合にも生じている。
本発明の目的は、構造が簡単で、かつ製作時の
作業性を良好に保持することが容易なパツケージ
ング構造を備えたGTOサイリスタやパワートラ
ンジスタなどの半導体装置を提供することにあ
る。
作業性を良好に保持することが容易なパツケージ
ング構造を備えたGTOサイリスタやパワートラ
ンジスタなどの半導体装置を提供することにあ
る。
前記目的を達成するために、本発明では、中間
電極を、半導体チツプからみて同じ方向にすなわ
ち、半導体チツプの一側に配置すると共に、半導
体チツプから離れている方の中間電極を、半導体
チツプに近い方の中間電極よりも高い位置に取り
付けるようにして、ボンデイングワイヤと中間電
極との不要な接触の防止を図つている。また、本
発明では、Al超音波ボンデイング時に、中間電
極と支持ベースとの間にスペーサを介在させるよ
うにしたことにより、中間電極用絶縁台を省略で
きるようにし、パツケージ内リード配線構造の簡
単化と作業性の容易化を図つている。
電極を、半導体チツプからみて同じ方向にすなわ
ち、半導体チツプの一側に配置すると共に、半導
体チツプから離れている方の中間電極を、半導体
チツプに近い方の中間電極よりも高い位置に取り
付けるようにして、ボンデイングワイヤと中間電
極との不要な接触の防止を図つている。また、本
発明では、Al超音波ボンデイング時に、中間電
極と支持ベースとの間にスペーサを介在させるよ
うにしたことにより、中間電極用絶縁台を省略で
きるようにし、パツケージ内リード配線構造の簡
単化と作業性の容易化を図つている。
第３図および第４図に本発明の一実施例を示
す。第３図は平面図、第４図はその−線断面
図である。これらの図において、第１，第２図と
同一の符号は同一または同等部分をあらわしてい
る。
す。第３図は平面図、第４図はその−線断面
図である。これらの図において、第１，第２図と
同一の符号は同一または同等部分をあらわしてい
る。
この実施例は、第１，第２図の従来例との比較
から明らかなように、実質上、長方形のボンデイ
ング領域を備えた中間電極１４，１５を半導体チ
ツプ１０に対して同一の側に配置し、かつ、これ
ら中間電極１４，１５をそれぞれ外部リード１
２，１３に固着して支持したものである。
から明らかなように、実質上、長方形のボンデイ
ング領域を備えた中間電極１４，１５を半導体チ
ツプ１０に対して同一の側に配置し、かつ、これ
ら中間電極１４，１５をそれぞれ外部リード１
２，１３に固着して支持したものである。
この場合、例えば中間電極１４，１５は、外部
リード１２，１３に銀ろー付によつて固着され、
かつ支持されている。
リード１２，１３に銀ろー付によつて固着され、
かつ支持されている。
このように、中間電極１４，１５が半導体チツ
プ１０からみて同一の側にあるため、必要な全て
のAl超音波ボンデイングが、第一ボンドと第二
ボンドとで、その方向が一致する。すなわち、ボ
ンデイング作業中に支持ベース１１を回転させる
必要がなくなるので、ボンデイングの作業性が著
しく向上する。
プ１０からみて同一の側にあるため、必要な全て
のAl超音波ボンデイングが、第一ボンドと第二
ボンドとで、その方向が一致する。すなわち、ボ
ンデイング作業中に支持ベース１１を回転させる
必要がなくなるので、ボンデイングの作業性が著
しく向上する。
また、本発明では、各中間電極１４，１５のボ
ンデイング領域が互いに平行に並設して配置され
るようにしたので、ボンデイングワイヤ１８，１
９を平行かつ各ボンデイング領域とほぼ垂直とな
るように配置すれば、本実施例のように、ボンデ
イングワイヤ１８によつて一方の中間電極１４と
接続される半導体チツプの電極領域の両側に、ボ
ンデイングワイヤ１９によつて他方の中間電極１
５と接続される２つの電極領域が配置されるよう
な構造においても、ボンデイングワイヤ同士の短
絡が防止される。
ンデイング領域が互いに平行に並設して配置され
るようにしたので、ボンデイングワイヤ１８，１
９を平行かつ各ボンデイング領域とほぼ垂直とな
るように配置すれば、本実施例のように、ボンデ
イングワイヤ１８によつて一方の中間電極１４と
接続される半導体チツプの電極領域の両側に、ボ
ンデイングワイヤ１９によつて他方の中間電極１
５と接続される２つの電極領域が配置されるよう
な構造においても、ボンデイングワイヤ同士の短
絡が防止される。
さらに、このような構成では、第６図に示した
ように、２つの中間電極１４，１５が、それぞれ
対応する外部リード１２，１３に、ほヾ同じ高さ
に、ほヾ平行に固着されていると、ボンデイング
ワイヤ１８が中間電極１５に接触したり、あるい
はボンデイングワイヤ１８，１９が互いに接触し
たりするおそれがある。
ように、２つの中間電極１４，１５が、それぞれ
対応する外部リード１２，１３に、ほヾ同じ高さ
に、ほヾ平行に固着されていると、ボンデイング
ワイヤ１８が中間電極１５に接触したり、あるい
はボンデイングワイヤ１８，１９が互いに接触し
たりするおそれがある。
そこで、本実施例では、２つの中間電極１４，
１５を外部リード１２，１３に固着する際、半導
体チツプ１０から、はなれている方の中間電極１
４が、半導体チツプ１０に近い方の、他の中間電
極１５より高い位置に取り付けられるようにし
た。
１５を外部リード１２，１３に固着する際、半導
体チツプ１０から、はなれている方の中間電極１
４が、半導体チツプ１０に近い方の、他の中間電
極１５より高い位置に取り付けられるようにし
た。
このように、２つの中間電極１４，１５の取り
付け高さに差を設けることにより、ボンデイング
ワイヤ１８と中間電極１５間の距離が長くなる。
それ故に、これらの相互接触の危険性が減少し、
作業性が向上する。また、ボンデイングワイヤ１
８および１９の相互間の接触の可能性も減少す
る。
付け高さに差を設けることにより、ボンデイング
ワイヤ１８と中間電極１５間の距離が長くなる。
それ故に、これらの相互接触の危険性が減少し、
作業性が向上する。また、ボンデイングワイヤ１
８および１９の相互間の接触の可能性も減少す
る。
なお、超音波ボンデイング作業時には、第５図
に示したように、中間電極１４，１５のそれぞれ
と、支持ベース１１との間に、なるべくは金属製
のスペーサ５４を挿入、配置しておくのがよい。
に示したように、中間電極１４，１５のそれぞれ
と、支持ベース１１との間に、なるべくは金属製
のスペーサ５４を挿入、配置しておくのがよい。
これによつて、ボンデイング時の荷重に起因し
て中間電極１４，１５が下方に屈曲、変形するこ
とが防止され、良好なボンデイングが達成され
る。
て中間電極１４，１５が下方に屈曲、変形するこ
とが防止され、良好なボンデイングが達成され
る。
このようなスペーサの利用により、中間電極用
絶縁台（第１図の１６，１７）が不要となり、部
品点数が減少し、パツケージング構造が簡素化さ
れる。
絶縁台（第１図の１６，１７）が不要となり、部
品点数が減少し、パツケージング構造が簡素化さ
れる。
上記のように、本発明によれば、構造が簡単
で、かつ作業性に優れたGTOサイリスタのパツ
ケージ構造が提供される。なお、以上では、本発
明をGTOサイリスタに適用した場合を例に述べ
たが、パワートランジスタに適用した場合におい
ても全く同様の効果が得られることは明らかであ
ろう。
で、かつ作業性に優れたGTOサイリスタのパツ
ケージ構造が提供される。なお、以上では、本発
明をGTOサイリスタに適用した場合を例に述べ
たが、パワートランジスタに適用した場合におい
ても全く同様の効果が得られることは明らかであ
ろう。
第１図は従来の半導体装置を示す平面図、第２
図はその−線にそう断面図、第３図は本発明
の一実施例を示す平面図、第４図はその−線
にそう断面図、第５図は第３図の装置の製造法を
説明するための断面図、第６図は本発明の効果を
説明するための断面図である。 １０……半導体チツプ、１１……支持ベース、
１２，１３……外部リード、１２Ａ，１３Ａ……
絶縁材、１４，１５……中間電極、１６，１７…
…中間電極用絶縁台、１８，１９……ボンデイン
グワイヤ、５４……スペーサ。
図はその−線にそう断面図、第３図は本発明
の一実施例を示す平面図、第４図はその−線
にそう断面図、第５図は第３図の装置の製造法を
説明するための断面図、第６図は本発明の効果を
説明するための断面図である。 １０……半導体チツプ、１１……支持ベース、
１２，１３……外部リード、１２Ａ，１３Ａ……
絶縁材、１４，１５……中間電極、１６，１７…
…中間電極用絶縁台、１８，１９……ボンデイン
グワイヤ、５４……スペーサ。
Claims (1)
- 【特許請求の範囲】 １ 半導体チツプがその上に固定載置された支持
ベースと、 前記支持ベースから電気的に絶縁して、これに
植立された少なくとも２本の外部リードと、 実質的に長方形のボンデイング領域を有し、前
記半導体チツプからみて同じ側で、各々のボンデ
イング領域が互いに平行に並設配置されるように
前記外部リードのそれぞれに固着支持された中間
電極と、 半導体チツプの電極領域および前記中間電極の
ボンデイング領域を電気的に接続するように超音
波ボンデイングされた複数本のボンデイングワイ
ヤとを具備し、 半導体チツプから遠い方の中間電極と支持ベー
スとの距離は、近い方の中間電極と支持ベースと
の距離よりも大であることを特徴とする半導体装
置。 ２ 各中間電極は、支持ベースから離れて支持さ
れていることを特徴とする前記特許請求の範囲第
１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57072578A JPS58191459A (ja) | 1982-05-01 | 1982-05-01 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57072578A JPS58191459A (ja) | 1982-05-01 | 1982-05-01 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58191459A JPS58191459A (ja) | 1983-11-08 |
| JPH047103B2 true JPH047103B2 (ja) | 1992-02-07 |
Family
ID=13493401
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57072578A Granted JPS58191459A (ja) | 1982-05-01 | 1982-05-01 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58191459A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54159266U (ja) * | 1978-04-27 | 1979-11-07 |
-
1982
- 1982-05-01 JP JP57072578A patent/JPS58191459A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58191459A (ja) | 1983-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7183616B2 (en) | High speed switching MOSFETS using multi-parallel die packages with/without special leadframes | |
| US6780680B2 (en) | Methods of fabricating multilevel leadframes and semiconductor devices | |
| US8294208B2 (en) | Semiconductor device having a gate contact on one surface electrically connected to a gate bus on an opposing surface | |
| US7443014B2 (en) | Electronic module and method of assembling the same | |
| JP4384279B2 (ja) | 半導体装置 | |
| US9966344B2 (en) | Semiconductor device with separated main terminals | |
| JP3222341B2 (ja) | 半導体モジュール | |
| JPH0245969A (ja) | 半導体装置の製造方法 | |
| US7298034B2 (en) | Multi-chip semiconductor connector assemblies | |
| US12154844B2 (en) | Dual-side cooling semiconductor packages and related methods | |
| JPH08316405A (ja) | Ｌｏｃ半導体パッケージ及び半導体装置のパッケージング方法 | |
| US7274092B2 (en) | Semiconductor component and method of assembling the same | |
| JPH06244357A (ja) | 低インダクタンス半導体パッケージ | |
| US7847316B2 (en) | Semiconductor device and its manufacture | |
| JPH0513383B2 (ja) | ||
| JP4409064B2 (ja) | パワー素子を含む半導体装置 | |
| JP3391372B2 (ja) | 絶縁物封止型電子装置及びその製造方法 | |
| JP2009164288A (ja) | 半導体素子及び半導体装置 | |
| JPH047103B2 (ja) | ||
| JPH0362932A (ja) | 半導体装置 | |
| JP2000209846A (ja) | 電力変換装置 | |
| JP3000809B2 (ja) | 半導体装置 | |
| JPH0878619A (ja) | 電力用半導体装置 | |
| JP3034517B1 (ja) | 半導体装置およびその製造方法 | |
| JP2587722Y2 (ja) | 半導体装置 |