JPS58194366A - 半導体制御整流装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体制御整流装置に係り、特にゲート点弧直
流が小さく、オン電圧が低（、ｄｉ／ｄｉ耐量、ｄｖ／
ｄｔ耐量が＾い半導体制ｍ整流装置に関する。

近年、チョッパやインバータ寺の電カーｚｍｉｔｔ用サ
イリスタに代わるものとして自己消弧−〇ゲートターン
オアサイリスタ（以ＦＧＴＯと略６ピンが知られている
。

一般にＧＴＯでは、多数個の細長いｎエミッタ１曽がゲ
ート′醒極によって取り囲まれた溝童をしている。ｎエ
ミッタノーをきむｐｎｐｎの４層構造の領域が主電流通
路となるＭＪ作填域であり、この動作領域に隣接してい
るｐｎｐの３＋ｄｆｌｌ造の領域が制呻債域である。以
上のような配置とする理由は、大金な＋Ｅ屯流を均一に
ターンオン、ターンオフするためである。

すなわち、細長いｎエミッタノｉｌ＃をゲート１１１極
が取り囲むことで、ｎエミッタ１内でゲートから最も遠
い部分とタート電極との距離を近くシ、タート電極から
ターンオン、ターンオフ信号が動作領域全体に有効に及
ぶようにしている。またこのようなｎエミツタ層を多数
配置することにより通電面積を広くして、電流容菫を大
きくしている。

従来のＧＴＯではｐｎｐ３１制＃領域のｐペース層にゲ
ート１１Ｌ愼がとりつけられ、このゲート電極の１個所
もしくは複数個所にゲートリード線がとりつけられてい
る。

例えば、ゲートリード線にターンオン信号を付与したと
きにはゲート電極から最も近いｐｎ　ｐｎ　４ｊ−動作
ｆｔＬ城がまずターンオンジ、最も遠いｎエミッタ署中
心部のｐｎｐｎ４＋−動作領域が最後にターンオ／する
。ＷＬｆＬ容綾を大きくすればする程大きなゲート電流
を必要とし、例えば半導体基体の直ｄ　：６Ｅ　４０　
ｔｔｍ　’ｔ”耐圧Ｚ　５　ｋＶ、　可制御電ｆｉ１０
００Ａ＋７）ＧＴＯをターンオンする場合、数十Ａもの
ゲート電流を流さなければターンオン時の７ノード電流
の立上がり（ｄｉ／ｄｉ）が大きくなって破壊に至るこ
とがるる。

また、ゲートリード線にターンオフ旧号を付与したとき
には、ゲート電極から蛙も遅いｐｎｐｎ４ノ曽ａ作＠城
がターンオフする。ターンオフ時においてはｐベース層
およびタート電極を通ってゲート＃ＩＬ流が流れるが、
このター）’Ｉｎ、とｐペース・−およびタート電極の
抵抗により逆圧＋＊−Ｆを生じるため、ゲートリード線
から最も遠いところでは十分なタル／オフ１６号が付与
されない。ター７オフ動〆［が不均一であると、ター／
オフの遅いｐｎｐｎ４層鯛作憤域に王颯流が集中し熱破
壊に至るので、ター７オフ時のｄｖ／ｄｔが大きくとル
ないという欠点があった。

本発明は上述の欠点を改善するためになさｎたものであ
り、その目的とするところは蝋大町制御岨流、ｄｉ／ｄ
ｔ　＃ｇ、ｄｖ／ｄｔ耐菫が大きく、ゲート点弧電流が
小さく、オン電圧が低く、高耐圧化に適した新規なｐベ
ース篤造を有する半導体制（ ＃ｇｌ流装瀘を提供することにある。

かかる目的を達成するための本発明の特徴とするところ
は、主を流通路となるｐｎ　ｐｎ　４　ｌ−動作領域の
ｎエミッタ僧をｐエミッタ１−に投影して生じる投影部
分内に言まれるｐベース１−の不純物磯度の最大重およ
び厚さが少なくなっている部分を有することにより１つ
のｎエミッタからの電子の注入幼４が、上記不純物貞度
の厳大埴および厚さが少なくなっているところでは高く
、そうでないとこうでははくなっていＱところにめる。

以丁＋発明を来池別により説明する。

第１凶（ａ）μ季発明の一犬九列であり、半、辱庫基体
１０はｎベース＋ｍ１、ｐエミッタ７曽２、ｎエミッタ
ノー３、ｐベースｌ曽４、コンタクト用の９１１層５か
ら４成されるＧＴＯ単位を工蘭以上イしている。６，７
．８はそれぞれｐエミッタを曽２、ｎエミッタ・−３、
ｐ”、１５に接続さルているＩノード醸高、カノード岨
億、ゲート１醜である。第１図（ｂ）は第１図（ａ）に
馳ブるＡ−Ａ、Ｂ−Ｂ両切断部に２ける不純物潰芙分布
を示している。

４１：来池列では第１図（ａ）に示しているようにｐベ
ース−４の禎城４１では領域４２よりも薄くなっており
、第１図軸）に著しているように不純物濃度の最大重も
領域４１では領域４２よりも小である。

このように構成されたｐベース層４を設けると、タート
電極８にターンオン１ｄ号を付与したときには、績愼４
１がまずターンオンして、次に、点滅４２がターンオン
する。

第１丙に示す本発明のｐベース、曽４のようにすれば、
鍼方向阻止状態ではｎエミツタ層３のドのｐベース唄域
４２から伸びる空乏層が、第１図（ａ）に斜線にて示す
ようにｐベースノー４の誤城４１の下まで伸びるので順
方向に印卯されるアノード電圧はｐベースノー４の置載
４１における薄い部分でも１君止され高耐圧化をそこね
ることはない。ｎエミッタノー３からの電子の注入効率
が艮いｐベース１−４の繊成４１を含むのでｐｎｐｎ４
層動作禎域のゲート点弧ｎ流は極めて小さい値となり、
ｄｉ／ｄｉ耐１は大きくなる。また、このＬうに一流が
流れ易い頑域４１を設けているため、一流はますます流
れ易くなり、ｐベースノ書全体が頭載４２ばかりで葺成
されているＧＴＯより、オン状複での電圧−１流特性は
良好なものとなる。すなわちオン区圧は低くなる。

またターンオフ時においては、先ずｐベース層４の領域
４２がオフ状態になってからｐベース層４の領域４１が
オフ状態になる過程を経る。電流容鍍を大きくするため
ｎエミツタ層３の数を多くしても、ｐベースｌ−４の領
域４１を故多く広い面積となるよう形成しておけばそれ
だけ嵯流果中が分散されることＫなυ、個々のＧＴＯ単
位をほぼ同時にターンオフし、従ってターンオフ時の７
ノード亀圧の立ち上がりは大きい。すなわち、ｄｖ／ｄ
ｔ耐瀘は大きくなる。

第２図（ａ）は本発明の他の犬癩例を示している。

基本的な動作及び臀徴は第１図（ａ）に示したものと同
様であるが、第１図（ａ）に示したものと異なるところ
は新たにゲート・カソード両ＷＩＩＩｔ極関の耐圧を向
上させるため不純＋ｋＪ嬶度がｎエミツタ層３より低い
０層３１をｎエミッタ・−３とｐベースノー４との閾に
設けたことにらる。

第２図（ｂ）は第２図（ａ）のＡ−Ａ切断部及びＢ−Ｂ
切断部における不純物４度分布を示している。

ターンオフ時においてはゲート０１Ｇとｐペースノー４
内の内部抵抗ｒ箇によって屯圧降ドｉｇＸｒｌが生じる
が、かかる′紙圧４Ｆの分だｖｊゲグー・カソード両電
極間に印加するゲート電圧が実効的にｐベース層４と０
層３１が形成するｐｎ接合において低下するものである
。ゲート・カソード両竜ｆｉ間耐圧が低いと実効的にこ
のｐｎ接合に電圧がかからなくなり、主電流をターンオ
フできなくなる。そこで低不純物ａ度のｎ　４３１を設
けることによってゲート・カソード両１ｊＩＬ極間の耐
圧が大きくなる訳である。従って、ターンオフ時に大き
なゲート電圧Ｖｏを印加することができ、立ち上がりの
速いゲート電流ＩＧ１すなわち、ｌ　ｄ　ｉ　ａ　ｌ　
／ｄ　ｔの値を大きくでき、ターンオフ動作を速くする
ことができる。

第３図は５ｇ１図（ａ）に示した本発明になるＧＴＯを
得る之め０製造方法の一例を示す・　　　　　　　　　
　　　　１１先ず第３図（ａ）に示すように比抵抗がｌ
Ｏ〜２００Ω・１のｎ４シリコン基板１０を用意し、次
に第３図（ｂ）に示すようにＳ　ｉ　Ｏｓ　、嗅１１を
約０．３μｍ程度酸化、ホトエツチングで形成し、続い
てＳｉＯ意　１１上にはボｏｙＪ３を約２００ＫｅＶの
加速エネルギーでドーズＩｌｌ　Ｘ　１０”ｃｔｍ−”
程度打込み、続いて約３１ＫｅＶの加速エネルギーでＳ
ｉＯ，１１のあるところとないところ全面にドーズ電信
Ｉ　Ｘ　１０”画−諺打込む。

その後、鐵素膠囲気中で１２５０Ｃ，約２０時間ドクイ
プする。そうすると爾３図（Ｃ）に示すようＶＣｐベー
ス層の厚いところは表面濃度が約１×１０”ｃｍ−”　
Ｓ＃！さが約４０μｍ、ｐベース層の薄いところは屓面
濃度が約Ｉ　Ｘ　１０”ｃｐｓ−”　、深さが約３０μ
ｍ＠健に形成することができる。

次に第３図（ｄ）Ｋ示すようにｐベース側ではコンタク
ト用ｐ９噛５を選択拡散法で形成しアノード１１１１は
全面ｐエミッタ層を形成する。その後第３図（ｅ）　Ｋ
示すようにｎエミッタＦｆＩＩ３をリンなどの不純物に
より表面不純′４！Ｊ濃度が例えばＩ　Ｘ　１０’・１
−１以上になるように選択拡散して形成する。

これまでの説明では簡単のためイオン打込みプロセス以
外での酸化膜は省略し友。最ｆｆ１Ｋ第３図（ｆ）に示
すようにｐエミッタ層２、ｎエミッタ１−３、コンタク
ト用２９層５が露出するよう通常のホトエツチング技術
によって図示していない酸化膜に窓開けをし、アルミニ
ウムなどの金輌を蒸着し、ホトエツチングにより、アノ
ード、カソード及びゲート電極６，７．８を形成する。

第４図（ａ）は本発明による第２図の実ＩＭ例を多数設
けたカソード電極側の平面パターンの一例を示している
。通常知られているカソードく極７とゲート＃Ｌ極８が
くし型状に配置されているものである。第４図（ｂ）は
第４図（ａ）において点線でかこまれた頒４ｔＳの拡大
図であシ、４１は本発明のｐベースノーの不純物ａｔの
鐘大値および厚さが他のｐベースノーのそれらより少な
い個所である。（Ｃ）、　（ｄ）は（ｂ）の夏形例であ
シ、（Ｃ）Ｆｉ、同一エミッタ直下に？Ｊ数個の領域４
１を設けてありｎエミツタ層側からみたこの領域４１の
面積は（ｂ）よりも多くできる。このためｊｇｔ、オン
電圧は（ｂ）よりさらに低くすることが可能である。（
ｄ）はｎエミッタ／１１３からの電子の注入効率を良く
するための領域４１が領域４２を取り囲むよう形成され
ているところに特做がありターンオン時にすばやくｎエ
ミツタ層の周辺から導通させることができ、極めてター
ンオン時間が短（、ｄｉ／ｄｔ耐量が高いＧＴＯが得ら
れる。

第５図（ａ）、　（ｂ）は第１図（ａ）、第２図（ａ）
に示した実施例の（形を示す。

大電流を瞬時においてしゃ断（ターンオフ）する場合、
ｌｌｔ極での熱発生で破壊することがある。

カノード′ＩＩＬ極７に対し、図示していな匹電極を圧
接することにより通電する方式が採用できる。これは熱
放散のために極めて有効な手段である。

すなわち、第１図（ａ）、第２図（ａ）に示した実施例
ではｐベース１−４と連結するための９９層５をｎエミ
ッタ１１１３と同一平面上に形成しているが、第５図（
Ｊｌ）、　（ｂ）では、ｐベース層４とゲート電極８と
を接続する手段として、半導体基体の電極と接続するた
めの露出すべ！ｐペース層をｎエミツタ層３より凹にな
るようにエツチングし、霧出したｐベース層４の上に少
なくともゲート電極８と接触する部分にｐ′″′＃１５
を形成する。こうすれば第１図（ａ）、第２図（Ｊりに
示されている夷適例よりさらに大成流を流すことができ
る。

以上のように、本発明によれば、ｎエミッタ直下のｐベ
ース層の一部分に他の部分より不縄、勿濃度の最大値お
よび厚みが少なくした個所を設けることにより、その個
所でのｎエミッタからの鬼子の注入効率が高く、そのた
のゲート点弧鴫流手ｔｇらオシ電圧が低く、またｄｉ／
ｄｔ耐量、ｄｖ／ｄｔ耐量も大きくすることができる。

本発明をＧＴＯの実施例により説明したが、本発明はＧ
ＴＯに限られることはない。たとえば、ｐエミツタ層を
ｎ型コレクタ層におきかえたトランジスタや、ｐエミッ
タ！−の一部をｎ０＠域におきかえたｐエミッタ曖短絡
型のＧＴＯでもよｌＡ。

【図面の簡単な説明】

第１図は本発明の一実施列を示すもので（ａ）は半導体
基体の部分的断面図、Φ）は（１）のＡ−Ａ、Ｂ−ＩＢ
切ｆｆｒ部における不純物濃度分布を示す図、第２図は
本発明の他の′４残例を示しており、（ａ）は半導体基
体の部分的断面図、（ｂ）＃ｉ（荀のＡ−Ａ、Ｂ−Ｂ切
断部における不純物濃度分布を示す図、第３図（ａ）〜
（ｆ）は第１図に示す実施例の製造方法の一例、第４図
は平面パターンの一同、第５図ｆ−ｊ、５ｇ１図。 第２図の変形例である。 １・・・ｎベース層、２・・・ｐエミッタ層、３・・・
ｎエミツタ層、４・・・ｐベース層、４１．４２・・・
領域、６・・・アノード電極、７・・・カソード電価、
８・・・ゲート（ｂ） η工ζ汐層水紐に稀ｄ饗−２

Claims (1)

1. 【特許請求の範囲】 １、一方導電型のエミツタ層が他方導電型のベース層に
   よって取シ囲まれるように両層が半導体基庫の一生表面
   に露出し、ベース層には上記主表面においてエミッタノ
   ーを取り囲むように制御電極が設けられている半導体制
   御整流装置において、上記エミツタ層を半導体基体の他
   方の主表面側に投影し＆領域内における上記ベース層の
   一部の不純物潰度の最大値および厚さが他の部分より少
   ないことを特徴とする半導体制御整流装置。 ２、特許請求の範囲第１項において、エミツタ層とベー
   ス層の１川にはエミツタ層と同導電型でエミッタｌ−よ
   り低不純物濃度のノーが設けられていることを特徴とす
   る半導体制＃整流装置。 ３、％許請求の範囲第１項、第２項において、ペース！
   −の不純物一度の長大値および厚さが少ない一部はエミ
   ッタｌ−を半導体基体の他方の主表面側に投影した領域
   内に４１数個所にわたって設けられていることを特徴と
   する半導体１ｆｉｌＪ＃整流装置。