JPS58197775A - 薄膜トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は電界効果製の薄膜トランジスタに関し更に絆し
くは、動作特性、伽幀性、及び安定性の為い多結晶シリ
コン薄膜でその主要部を構成し、その薄膜トランジスタ
の界面準位が少なく、その構成において配線時の段差が
少なく、かつゲート・ソース又はゲート・ドレイン間の
容量が小さい薄膜の多結晶シリコントランジスタに関す
る。

敵近、画像読取用としての、長尺化−次元フォトセ／す
や大面積化二次元フォトセンサ等の一儂読取装置の走査
回路部、或いは液晶（ＬＣと略記する）や、エレクトロ
クローミー材料（ＥＣと略記する）或いはエレクトロル
ミネッセンス材料（ＥＬと略記する）を利用した画像表
示デバイスの駆動回路部を、これ等の大型化に伴って所
定の基板上に形成したシリコン薄膜を素材として形成す
ることが提案されている。

斯かるシリコン薄膜は、より高速化、より高機能化され
た大型の画像読取装置や１儂表示装置の実現から、非晶
質であるよりも多結晶であることか望まれている。その
理由の１つとして上記の如きの高速、高機能の読堆装置
の走査回路部や画儂表示装置の駆動回路部を形成する為
の素材となるシリコン薄膜の性能を表わす値として例え
ばＴＰＴの実効キャリア移動度（ｅｆｆｅｃｔｉｖｅ　
ｃａｒｒｉｅｒ　ｍｏｂｉ　１ｉｔｙ　）　μｅｆｆと
しては、大きいことが要求されるが、通常の放電分解法
で得られる非晶質シリコン薄膜に於いては梢々０、１　
ｃｄ　／　Ｖ−８ｅｃ程度であって、単結晶シリコンで
作成したＭｏＳ型トランジスタに較べて遥かに劣り、所
望の要求を満たすものでないことが挙げられる。この移
動度μｅｆｆの小ささｉｉ：、１つには非晶質シリコン
薄膜個有の特性であるＨａｌｔ　移動度が小さいことか
ら、非晶質シリコン薄膜は薄膜作成上の容易さと生産コ
ストの安価を生かし切れないという不都合さを内在して
いる。又、非晶質シリコン・□は本質的に経時変化が内
在していて単結晶に比・べて劣る。

これに対して、多結晶シリコン薄膜は、実際に測定され
たデータからも非晶質シリコン薄膜に較べてＨａｌＬ移
動度自体が大きく、薄膜トランジスタにしたときのその
移動度μｅｆｆが蓬かに大きく、理論的には現在得られ
ている値よりも、更に大きな値の移動度μｅｆｆを有す
るものが作成され得る可能性を有している。又、経時変
化に関しても安定であることが期待される６、多結晶シ
リコン薄膜を所定の基板上に大面積に亘って作成する方
法としては、 ＣＶ　Ｄ　（Ｃｈｅｍｉ　ｃａｔ　Ｖａｐｏｕｒ　Ｄｅ
ｐｏｓｉｔｉｏｎ　）法、Ｌ　Ｐ　ＣＶ　Ｄ　（ＬＯＷ
　Ｐｒｅｓｓｕｒｅ　Ｃｈｅｍｉｃａｌ　Ｖａｐｏｕｒ
ＤｅＰｏｓｉｔｉｏｎ　）法、Ｍ　Ｂ　Ｅ　（Ｍｏ１ｅ
ｃｕｌａｒ　ＢｅａｍＥｐｉｔａｘＹ　）法、Ｉ　Ｐ　
（Ｉｏｎ　Ｐｌａｔｉｎｇ　）法、ＧＤ（Ｇｌｏｗ　Ｉ
）ｉｓｃｈａｒｇｅ　）法等が知られている。

いずれの方法においても、基板温度は異なるが、大面積
の基板の上に多結晶シリコン薄膜が作製できることが知
られている。

しかしながら、従来、これらの方法によ勺て作製された
多結晶シリコン薄膜半導体層で主要部を構成した半導体
素子或いは半導体デバイスがｆｆｒ望された特性及び信
頼性を充分発揮できないのが現状である。

父、従来の薄膜トランジスタでは良く知られてるように
、コプレーナ−構造、及びスタｆｊ　−構造があシ、ゲ
ートの位置に関しては［ｆＮ、のチャンネルを結晶性の
良好な半導体層の上部に配置するという点で、上ゲート
が望ましいが、スタガー構造の場合には、半導体層堆積
中に、Ｆ部ソース電極、下部ドレイン電極の部分からの
半導体層中へのオートドーピング効果があり、半導体層
の抵抗の制御が不十分になる。父、コプレーナ−構造の
場合には、上部ソース、ドレインの各電極部分を形成す
る際に、半導体層−絶縁層界面がエツチング液にさらさ
れ、界面準位密度が増加し、強いては実効移動度が世ト
するという欠点を有する。又、従来薄膜トランジスタの
作成法では積層でｄｏｐｅ層を作成する為にソース、ド
レイン接合部が半導体層−絶縁Ｉ−界面と同じ＾さに存
在するために、七Ｓ電極配線に着しい段差を生じ、段切
れの原因とな′１ていた０ 又、その段差部分圧絶縁層を形成し、その上にゲート電
極を形成するために重なり部分が大きくな襲、トランジ
スタの動作速度を遅くするという欠点を生じたシ、段差
の部分でのゲートとソース及び、ドレイン間にリークが
生じる欠点があった。

本発明者らは、多くの半導体素子又は、積層構造的には
接合（ＰＮ接合やＭＩＳ構造）を有しており、素子の機
能として接合面の特性及び信頼性が素子の性能や信頼性
を決定するという考え方に基き、上記の諸点に鑑みての
鋭意検討の結果、多結晶シリコン薄膜半導体トランジス
タにおいて形成されたシリコン薄膜中にある量の水素が
含まれること、且つソース接合、ドレイン接合の領竣の
表面が半導体−絶縁層界面と同じ高さに位置しているこ
と、且つ咳ソース接合、ドレイン接合がある一定の深さ
を持ち且つ、ゲート電極と、ある一定の重なりを持つこ
とが素子特性、μｅｆｆ及び特性の経時的な安定性を向
上させ、実用上極めて優れた使用特性を示し、デバイス
として設計し丸際にも各素子の特性上のバラツキを実質
的に解消し得、実用性を飛躍的に高めることを見出し友
ものである。

本発明の目的は高性能の多結晶シリコン薄膜中導体層を
有する薄膜トランジスタを提供することを主たる目的と
する。

更には、基板上に形成される多結晶シリコン薄膜半導体
を用いた高性能で信頼性が高く、安定性の高い薄膜トラ
ンジスタを提供することを目的とする。

本発明の薄膜トランジスタは、基板と、該幕板上に設け
られ、３　ａｔｏｍｉｅ嗟以下、好ましくは０、Ｏ１〜
３　ａｔｏｍｉｃｌＧの水素を含む多結晶シリコンから
成る半導体層と、該半導体層の表面内部に設けられ九ソ
ース領域及びドレイン領域と。

これ等２つの領域の間の部分の半導体層−トに設けられ
た絶縁層と、＃絶縁層上に設けられたゲート電極と、ソ
ース領域と電気的接触を形成しているノース電極と、ド
レイン領域と電気的接触を形成しているドレイン電極と
、を有し、前記ゲート電極下の絶縁層を介して前記ゲー
ト電極と、ソース領域及びドレイン領域との重なり部分
が２０００λ以下である拳を特徴とする。

上記の様なＨ（水素）含有量な有する多結晶シリコン薄
膜を素材として上記のような構造を４つ電界効果型の薄
膜トランジスタ（ＦＥ−ＴＦＴ　）は、トランジスタ特
性（実効キャリアーモビリティ、スレシュホールド電圧
、０Ｎ１０ＦＦ比。

ｇｓ郷）が良好となり、連続動作によるトランジスタ特
性の経時変化もなく、かつゲート電−とソース、ドレイ
ン領域の重なり□“が少ないため動作速度も亭くか又、
素子の歩留り及びバラツキも著しく向上させることが出
来るためにＬＣ，ＥＬしゝ 或淋Ｅ　Ｃ等を利用した表示或いはｌｌ１ｉ偉デバイス
等の走査回路や駆動回路を安定して提供することが出来
る。

第１図には本□発明の薄膜トランジスタ（ＴＰＴ　）の
典型的な基本構造の一例が示される。絶縁性基１ｊ１０
１上に設けられ九半導体１１１０２０表面内部にソース
層（ソース領域）１０３．　　ドレイン層（ドレイン領
域）１０４が設けてあり、ソース層１０３とドレイン層
１０４との間の部分の半導体層１０２上、ソース層１０
３の左側の部分の半導体層１０２上、及びドレイン層１
０４の右側の部分の半導体層１０２上には、各々、絶縁
層１０５−１，１０５−２，１０５−３が設けてあシ、
絶縁層１０５−１の上にはゲート電極１０６が、又、ソ
ース層１０３と電気的接触を形成してソース電極１０７
が、ドレイン層１０４と電気的接触を形成してドレイン
電極が夫々設けられている。

本発明に於ける第１図に示される構造を有するＴＦＴに
於いては、半導体層１０２は、前述し丸物性を有する多
結晶シリコン薄膜で構成され、半導体層１０２と２つの
電極、即ち、ソース電極１０７、ドレイン電極１０Ｂの
各々との間に設けられる。ソース層１０３．ドレイン層
１０４は、前述した特性を有する多結晶シリコンから成
る半導体ｊｉｉ＊１０２中に、周期律表第１族又は第■
族の元素、例えば、硼素（６）や燐０が拡散されて形成
されるドープ層として設けられ、各対応する電極と接合
又はオーミックコンタクトを形成している。

絶縁層１０５はＣＶ　Ｄ　（ＣｈｅｍｉｃａＡ　Ｖａｐ
ｏｕｒＤｅｐｏｓｉｔｉｏｎ）　、　　ＬＰＣＶＤ（Ｌ
ｏｗ　Ｐｒｅｓｕｒｅ　ＣｈｅｍｉｃａｔＶａｐｏｕｒ
　Ｄｅｐｏｓｉｔｉｏｎ　）　％又はＰ　ＣＶ　Ｄ　（
ＰｔａｓｒｎａＣｈ＠ｍ１ｃａｌ　Ｖａｐｏｕｒ　Ｄ＠
ｐｏｓｉｔｉｏｎ）等で形成されるシリコンナイトライ
ドｂ　ｓｔｏｗ　ｔ　ｈｔ＊ｏｓ　＊　’１！の材料で
構成される。

半導体層１０２を構成する多結晶シリコン薄膜の作製に
用いる反応性気体としては、シリコンを構成原子とする
物質である、例えば、モノシラン（Ｓｉｎ）、ジシラン
（ＳｉｔＨ，）勢が挙げられ、これ等は必要に応じてＨ
，、Ａｔ、　Ｈｅ等のガスで稀釈されて用いることも出
来る。

電界効果型ＴＦ’ｌ’はゲート電極上にゲート絶縁層が
ある型（下ゲート型）とゲート絶縁層上にゲート電極が
ある型（上ゲート型）に分類され、他方、ソース、ドレ
イン電極が絶縁層と半導体層の界面にあるＩｔ　（Ｃｏ
ｌａｎａｒ型）とソースドレイン電極が絶縁層と半導体
層の界面と対向し九半導体面上にある（　ｓｔａｇｇｅ
ｒ型）に分類され、各々の組合せで４つの型があること
がよく知られている。第１図で示され九構造は上ゲート
Ｃｏｐｊａｎａｒｌｌ電昇効果ＴＰＴと呼ばれる本発明
の例である。

本発明の薄膜トランジスタに於ける多結晶シリコン薄膜
の場合、基板表面近傍において、結晶配向性が乏しいア
モルファスや微細結晶層が成長し、成長途中から膜成長
方向が扇状に拡がる結晶成長が起とることが多くの膜断
面写真から判明している。その丸めグレンサイプ（ｇｒ
ａｉｎｓｉｄｅ）の大きな膜成長表面を使用する上ゲー
ト型の方がモビリティが大きく有利であると考えられる
。

そζで、本発明に於いては、第１図に示す様に半導体層
１０２．絶縁層１０５を真空を破ることなく連続で形成
し、その後に、ソース領域。

ドレイン領域となる不純物がドープされた半導体層を形
成するととにより、界面単位密度を押えることが出来、
スレッショルド電圧Ｖｔにを低くすることが出来る。

又、ゲートとソース、ゲートとドレイン間のブレーフグ
クンは段差が小さい為に０．１Ｓ以下に押えることが出
来る。

更に段切れＫよるソース電極部、ドレイン電極部の断ｌ
１ＩＦｉ全くない。

本発明の薄膜トランジスタに於いて、形成される多結晶
シリコン薄膜半導体層に含有される水素的量を前記の様
に制限するには、種々の方法において実現しうる。

例えばｓ　５ｔ）Ｌ　ｔ　５ｂ）Ｉｓ　等の水素化シリ
コンをグロー放電分解法（ＧＤ）によって析出させる方
法、Ｓｔメタ−ットを用いルを含むガス中でスパッタ（
ＳＰ）する方法、ルプラズマふん囲気でＳｉを電子ビー
ム蒸着する（ＩＰ）方法、超高真空下でのル雰囲気下で
蒸着する方法（）Ｍ）法）を始め、ＣＶＤ−？ＬＰＣＶ
Ｄ等で形成された多結晶シリコン膜をルプラズマ処理す
る方法等々の特定の条件下によって実現されうる。本発
明で特記すべきことは、ＧＤ法やＳＰ法、ＩＰ法反びＨ
ＶＤ法によって形成され九多結晶シリコン薄膜半導体層
によると、本発明で開示されるように３５０℃〜５００
℃という低温においてもＨ量及び表面凹凸の制限を守る
限り゛、例えばＣＶＤ−？ＬＰＣＶＤ−ｔ”高温（６０
０℃以上）の下で作製されて迅プラズマアニールした従
来知られている多結晶シリコン膜と遜色のないトランジ
スタ特性を与え、かつ安定性及び信頼性を与えるもので
あり、本発明の有用性を端的に表わしている。

多結晶シリコン薄１１１に含有されるＨは、主に多結晶
シリコンのグレインバクダリーに存在し、５ｉ−Ｈの形
で８１原子と結合しているが、５ｉ＝Ｈａ。

８１＝Ｈｓの如き結合形態のものや遊離水素も含んでい
ることが予想され、これ等の不安定な状態で含有されて
いる水素に起因して、その特性の経時的変化が生じてい
るものと思われるが、本発明者らの多くの実験事実から
３　ａｔｏｍｉｅｓ以下のＨ量においては、トランジス
タ特性の劣化、４１Ｋｉｉ時変化を起させることは、は
とんどなく、安定してその特性を維持し得ることが観察
さ゛れている。即ち、例えば３　ａｔｏｍｉｃ＄を越え
？ｃＨ量では、上述のように連続的にトランジスタ動作
を行った場合、実効中ヤリアーモビリテイの減少が見ら
れかつ出力ドレイン電流が時間とともに減少し、スレッ
ショルド電圧が変化するという経時変化が観察された。

本発明に於いてはＨ量は好適には０．０１〜３　ａｔｏ
ｍｉｅ％とされるが、より好適には０．０５〜２　ａｔ
ｏｍｉｅ％　ｓ最適には０．１〜１　ａｔｏｍｉｃ−と
するのが望ましい。

本発明に於いて規定する多結晶シリコン薄膜中に含まれ
ている水素０量の測定は、０．１ａｔｏｍｉｅｓ以上は
通常化学分析で用いられている水素分析針（Ｐｅｒｋｉ
ｎ　Ｅｌｍｅｒ　　社製Ｍｏｄｅｌ　−２４０型元素分
析針）によシ行った。いずれも試料は５１ｕｇを分析針
ホルダー中に装填して、水素重量を測定し、膜中に含ま
れる水素量をａｔｏｍｉｃＩｓで算出し九〇 ０、１　ａｔｏｍｉｃ−以下の微小量分析は２次イオン
質量分析計−８１ｙＦ３−（Ｃａｍｅｅａ社製Ｍｏｄｅ
Ｉ　ＩＭＳ−３ｆ）Ｋよ抄行った。その分析法に於いて
は通常の方法を跡襲した。即ち、チャージアップ防止の
ため薄膜上に２００人厚０金を蒸着し、−次イオンビー
ムのイオンエネルギーを８　Ｋ＠Ｖとし、サンプル電流
５Ｘ１０　　Ａ、スポットサイズ５０μｍ径としエツチ
ング面積は２５０Ｘ２５０μｍとして、＋ ＳＩ　　Ｋ対する鹸イオンの検出強度比を求め水素含有
量をａｔｏｍｉｅ％で算出した。

次に前記の様に制限されたソース、ドレイン領域の不純
物のドープされた半導体層の形成の方法について述べる
。

本発明では主としてガラス基板を用いること、層中に含
有される水素の含有量を制御して３０ａｔｏｍｉｅ９！
以下に押えるという点で、鳩形成プロセスの際の温度を
６００℃以内に押えた。

ドープされた半導体層の形成の方法の１つは、気相拡散
又は同相拡散と同時゛にプラズマ中で処理する方法であ
り、もう１つはドーピングソースをイオン化して、加速
し、打込んだ（イオンインプランテーシミン法）後に、
プラズマ中で熱処理する方法である。気相拡散又はイオ
ン・インプランテーションのドーピングソースとしては
、　Ｂ、＆　、　ＢＣｌ、　、ムＩＨｓ　ｔ　ＧｅＨ，
ｔ　ＰＨｓ等のガス、ＢＢｒ＊の蒸気、ＰＯ２の蒸気ｇ
　Ｂ　ｇ　Ｐ　、Ａｓ　ｅ　Ｇａ　ｅ　８１）　ｙの蒸
気等がある。同相拡散の固体ドーピングソースとしては
、Ｐ、Ｂ等の曹族、Ｖ族元素がドープされ喪、多結晶シ
リコン、非晶質シリコン。

非晶質窒化シリコン（８１−Ｎ−Ｈ）、及び非晶質酸化
シリコン等が挙げられる。

又、ｈｔ、　Ａｕｇ　ｉｓ　＃の金属蒸着膜の使用も可
能である。

本発明に於いては、鋭意検討実験の結果、ドープした半
導体層の形成時の温度は、４００〜６００℃で、プラズ
マのパワー、ガス圧、イオンの加速電圧等のパラメータ
の値を適当に選ぶことＫよって、多結晶シリコン中の水
素臆を３．Ｏａｔｏｍｉｅｓ以下に保ったまま、ソース
領域、ドレイン領域となるドープ叢、れた半導体層の層
厚を２００〜２０００１に押え、且つゲート電極と。

ソース領域、ドレイン領域との重なり部分を幅にして２
０　【１０　Ａ以下に押えることが充分出来、本発明の
目的が効果的に達成された。

本発明の薄膜トランジスタに於いては、ヒ記した様な構
成である為にゲート電極とソース領域間、ゲート電極と
ドレイン領域間の各キャパシタンスが著しく小さくなっ
て、動作速度の速い、均一特性、安定性、信頼性が高い
。

固相拡散後のドープソースの除去には、ドープされ九半
導体１とドーグソースとのエツチング速度の比が極めて
大きいエツチング液を使用してエツチングを行うのが望
ましい０この様にすることでドープした半導体層の表面
と、絶縁層・半導体層の界面との高さを等しくすること
ができる。

本発明のドープされた半導体層の深さく層厚）の測定に
は斜め・研磨法でドごプされた半導体層と、下部半導体
層とを同時にけずゆ、スティンエッチしてその長さを測
定して算出した。

又、本発明の効果を示す為の多結晶シリコン薄膜トラン
ジスターの経時変化に関しては次のような方法によって
行つ九。

第２ｍＫ示す構造０ＴＦＴを作製しゲート２０６にゲー
ト電圧ｓ　ＶＧ工４０Ｖ　、ソース２０７とドレイン２
０８間にドレイン電圧、Ｖｎ　＝　４０　Ｖを印加しソ
ース２０７とドレイン間に流れるドレイン電流ＩＤをエ
レクトロメーター（Ｋｅｉｔｈｌｅｙ　６１０Ｃエレク
トロメーター）Ｋより測定しドレイン電流の時間的変化
を間室し九〇経時変化率は、５００時間の連続動作後の
ドレイン電流の変動量を初期ドレイン電流で割シそれを
１００倍し嘩表示で表わした。

得られ友薄膜トランジスタ（ＴＰＴ）の閾値電圧ｖｔｈ
は、ＭＯＳ　ＦＥＴで通常行われているＶｎ　−山一纏
における直線部分を外挿し横軸であるＶｎ軸と交差し要
点によって定義した。経時変化前と後のｖｔｈの変化も
同時にしらべ、変化量をボルトで表示した。

本発明において、開示されるように、特に水素化シリコ
ン化合物のガスのグロー法電分解法（ＧＤ法）、Ｈ，雰
囲気でのシリコンのスパッタリング法（ＳＰ法）、イオ
ンブレーティング法（ＩＰ法）、超高真空蒸着法（ＨＶ
Ｄ法）による半導体層の形成及びドープ層の形成に於い
ては、基板表面温度が６００℃以下（約３５０〜６００
℃の範ＩＩ）で本発明の目的に合致しうる多結晶シリコ
ン薄膜の形成が可能である。この事実は、大面積のデバ
イス用の大面積にわたる駆動回路や走査回路の作製にお
いて、基板の均−加熱中安価が大面積基板材料という点
で有利であるだけで表＜、透過型の表示素子用の幕板ヤ
甚板側入射型の光電変換受光素子の場合等画儂デバイス
の応用において透光性のガラス基板が多く望まれており
、この要求に答えつるものとして重要である。

従って、本発明によれば従来技術に較べて、低温度領域
でも実施することが出来る為に、従来法で使用されてい
る高融点ガラス、酸ガラス等の耐熱性ガラス、耐熱性セ
ラミックス、す７アイヤ、スピネル、シリコンウェーハ
ー等の他に、一般の低融点ガラス、耐熱性プラスチック
ス、等も使用され得る。

ガラス基板としては、軟化点温度が６３０℃の差ガラス
、軟化点が７８０℃の普通硬質ガラス、軟化点温度が８
２０℃の超硬質ガラス（ＪＩＳ１級超硬級友硬質ガラス
が考えられる。

本発明の製法に於てはいずれの基板を用いても基板温度
が軟化点より低く押えられるため、基板をそこなうこと
なく、膜を作成できる利点がある。

本発明の実施例に於いては基板ガラスとして軟化点の低
い並ガラス（ソーダガラス）のうち主としてコーニング
ナ７ｏ５９ガラスを用いたが、軟化点が１５００℃の石
英ガラス等を基板としても可能である。しかし、実用上
からは並ガラスを用いることは安価で大面積にわたって
薄膜トランジスター（、ＴＰＴ）を作製する上で有利で
ある。

以下に、本発明を更に詳細に説明するために多結晶シリ
コン薄膜の形成からＴＰＴの作製プロセスとＴＰＴ動作
結果について実施例によって具体的に説明する。

次に本発明の実施例について述べる。

実施例１ 本実施例は、多結晶シリコン薄膜をグロー放電分解法で
基板上に形成し、それを用いてＴＦ’ｒを作成したもの
で多結晶シリコン薄膜の形成は第３図に示した装置を用
いたものである。基板３００はコーニングガラス◆７０
５９（０，５鱈厚）を用い九。

先ず基板３００を洗浄した後）ｉ　Ｆ　／ＨＮＯｍ／Ｃ
ＬＣＯＯＨの混合液でその表面を軽くエツチングし、乾
燥した後真空ペルジャー堆積室３０１内のアノード側に
おいた基板加熱ホルダー（面積４５−）３０２に装着し
た。

その後ペルジャー３０１を拡散ポンプ３０９でバックグ
ランド真空度２．Ｑ　Ｘ　１０　　Ｔｏｒｒ以下まで排
気を行なった。この時、この真空度が低いと反応性ガス
が有効に膜析出に働かないばかりか膜中にＯ，Ｎが混入
し、着しく膜の抵抗を変化させるので注意を要した。次
に基板温度Ｔｓを上げて基板３００の温度を５００Ｃに
保持した。（基板温度は熱電対３０３で監視する）０次
に、Ｈ，ガスをマスフローコントロー７−３０８で制御
しながらペルジャー３０１内に導入して基板３００表面
をクリーニングした後、反応性気体を導入する様にした
。基板温度Ｔ８は３５０１：に設定した。放電時のペル
ジャー３０１内の圧力は０．２　Ｔｏｒｒに保持した。

該実施例においてＦｉ、導入する反応性気体としては取
扱いの容易なルガスで３　ｖｏＬ　％に稀釈した５ｉｎ
４ガス（５ｉＬ（３）／ルと略記する）を用いた。ガス
流量は５８ＣＣＭになるようにマスフローコントローラ
ー３０４でコントロールシテ導入した。ペルジャー３０
１内の圧力はペルジャー３０１の排気側の圧力調整パル
プ３１０を調節し、給体圧力針３１２を用いて所望の圧
力に設定した。ペルジャー３０１内の圧力が安定した後
、カソード電極３１３に１３．５６　ＭＨｚの＾周波電
界を電源３１４によって加え、グロー放電を開始させた
。この時の電圧は０．７ＫＶ、電Ｒは６０ｍＡ、ＲＦ放
電パワーは２０Ｗであつ友・この条件で、放電を６０分
間持続し、多結晶シリコン膜の形成を終え、放電を中止
させて原料ガスの流入本中止させた。次に基板温度を１
８０℃まで下げて保持して次のプロセスに備ええ。

この条件下でのシリコンの膜析出速度は０，２１／ｓｅ
ｅであった。形成され九膜の膜厚は３６００Ｘでその均
一性は円形リング型吹き出し口を用い九場合には３イン
チ×３インチの基板の大きさに対して±１０−内に取っ
ていた。

又、この多結晶シリコン膜はｎ型で、抵抗値は〜１０’
Ω・１であった。次にこの膜を使って、第４図に示す工
程に従って薄膜トランジスタ（ＴＰＴ）を作成し九。

前記多結晶シリコン膜の堆積に引きつづきペルジャー内
に保持した幕板上の多結晶シリコン膜上に以下の様にし
て絶縁層を形成した。

多結晶シリコンを作製する場合と同様にペルジャー３０
１が排気され、基板温度Ｔａを４５０℃として肌ガスを
ｚｏｓｃｃＭ、Ｈｔで１０　ｖｏｔ−に稀釈され九５ｉ
Ｈａ　（５ｉＨａ　（１０）／Ｈ！　と略記する）ガス
を５ＳＣＣＭ導入してグロー放電を生起させて絶縁層（
５ｉＮＨ膜）１０５を２５００！の厚さに堆積させた〔
工１１（ｂ））。

その後、フォトエツチングにより、ソース領域、ドレイ
ン領域の形成の為の穴を絶縁層１０５に開けた。

その際ゲート電極部分にはＭｏ等の耐熱性金属膜４０１
を残しておいた〔工程（Ｃ）〕。

その後前記ペルジャー３０１内に工程図（ｃ）で示す基
板を再度設置し、基板温度Ｔ８を５００℃に保持し九。

その後、水素ガスで４０００　ｖｏＡ　Ｐｐｍ　Ｋ稀釈
された円、ガス（以後ｒ　ＰＨｓ　（４０００）／ル」
　と略記する）をペルジャー３０１内に流入させ、ペル
ジャー３０１内の圧力を０．２　Ｔｏｒｒに調整して、
１３．５６１＋１（ｚ＊パワー４００Ｗで５０分間グロ
ー放電を行って、Ｐのドープされた謡半導体層（ソース
領域１０３．ドレイン領域１０４となる）を形成した〔
工１ｔ（ｄ）　）　。

この場合の一半導体層の層厚はｘｓｏｏｉで、表面シー
ト抵抗は、０．１０んであった。

次に、電極形成用のＡｊを蒸着し、次いでフォトエツチ
ングによって、所定ノ（ターンにエツチングして、ソー
ス電極、ドレイン電極、ゲート電極を夫々作成した〔工
程（ｅ）　）　。

以上の様にして作成されたＴＰＴのチアネル長は２０μ
、テアネル幅は６５０μ、チアネルの重なりは１４００
λであつ九。

第５図にこの様にして試作し九ＴＦＴの特性例を示す０
第５図にはドレイン電流ＩＤとドレイン電圧′らの関係
をゲート電圧光をノくラメータにしたＴＰＴ特性例が示
されである。ゲートのスレッショールド電圧は３■と低
く、■＝２０■でのＶＧ−０の電流値の比Ｆｉ３ケタ以
上とされている。

以上の様にして、試料Ａ１０１〜１０５の５ケの試料を
作成してＴＰＴＩ￥ｉ性を測定した結果上記の第１表に
示される結果よ抄、水素０含有量が３　ａｔｍ　（ａｔ
ｏｍｉｃ）１以下で、ト°−プされた半導体層の層厚が
２０００Ｘ以下の場合に、経時変化がなく、スイッチン
グ速度も速（、ＴＦ’ｒ特性に優れていた。

実施例２ グロー放電分解の基板温度を５００℃にし聞して実施例
１と同様の手順によって、多結晶シリコン膜を堆積した
後、連続して実施例１と同様の条件でａｓｏｏｌの膜厚
の絶縁層を堆積ささせた。

その後、フォトエツチング工程によ抄ソース領域、ドレ
イン領域、形成の為の穴を絶縁層にあけ前記ペルジャー
３０１に再度設置し基板温度を５５０℃に保持し九。

その後、水素ガスで５０００　ｖａｔ　ｐＰｍＫ稀釈さ
れ７ＴｈＢ山４ス（ｒ　Ｂｔｕｓ　（５０００）／Ｈ！
　Ｊと略記する）をペルジャー３０１内に流入させペル
ジャー３０１内の圧力を０．２　Ｔｏｒｒ　Ｋ調整して
グロー放電を行い、ＢのドープされたＰ型の半導体層（
ドーグ層）を得九〇 この時のドープ層の層厚は１５００Ｘ、表面シート抵抗
は０．１Ωんであった。

次に、実施例１と同様の手順に従って、ソース、ドレイ
ン、ゲートの各電極を形成してＴＰＴを作成し、試料４
２０１〜２０５の５ケの試料とした。

各試料のＴＰＴ特性の測定結果を第２表に示す。

第　２　表 実施例３ 実施例１と同様の手順で形成されたガラス基板Ｅの多結
晶シリコン層（膜厚５０００Ｘ）のソース、ドレイイド
ープ用窓部分に、イオンインプランテーション法を用い
て％基板温度（資）℃でボロンＢ１を加速電圧５０　Ｋ
ｅＶでドーズ量１ｏｌ１２４−で注入した。

そＯあと第３図のペルジャー３０１の基板ホルダーにサ
ンプルをセットし、艦板温［５００℃。

水嵩プラズマパワー１００Ｗでｌｈｒの熱処理を行い、
Ｂの１３００裏ドープされた半導体層を形成した。その
あと実施例１と同様に電極を形成してＴＦＴを作成した
（ドープされた半導体層の表面のシート抵抗は０．１Ω
、金であった）０上記の方法で、イオン注入の条件を変
えて作成されたＴＦＴのＴＦＴＩｌ＃性と、水素量、ド
ープ層の層厚の関係を１配の例を含めて第３表に示した
（試料ム３０１〜３０５）。

ｔｓＫ　　表 以上の実施例では幕板としてコーニングφ７０５９〃ラ
スを用いたが、熱処理温度や幕板温度を高くしても基板
として超硬質ガラスや石英ガラスを採用することによ抄
同様の特性を出すことができ友。従って１本発明によれ
ば低温度側より高温度側まで甚板温１［Ｔｈを広範囲内
から基板材料に従って自由に選択出来るという基板材料
の選択範囲に著しい自由度がある為に特性の優れ九ＴＰ
Ｔ蓄積回路をより安価に、よ抄簡便な装置を用いて秤品
に作成することが出来る０以上説明し友ように１本発明
に於いては浅くドーグし丸字導体層をもつ、水素を含む
多結晶シリコン薄膜で高性能の特性を示す薄膜トランジ
スタが作成でき、簡便な画儂デノ（イスへの応用が可能
となる。

【図面の簡単な説明】

第１図は、本発明のＴＰＴの構成を説明する為の模式的
説明図、第２図はＴＰＴ％性の測定を１ｌｆＩＡする為
の模式的説明図、第３図は、本発明のＴＰＴを作成する
のに使用された装置を説明する為の模式的説明図、第４
図は、本発明のＴＰＴを作成する際の工程を説明する為
の工程図、第５図は、本発明のＴＰＴの特性を示すＶｌ
）−ＩＤ図である。 １０１・・・基板　　　　　　１０２・・・半導体層１
０３・・・ソース領域　　　　１０４・・・ドレイン領
域１０５−１　、１０５−２　、　１０５−３・・・絶
縁層１０６・・・ゲート電極　　　１０７・・・ソース
電極１０８・・・ドレイ／電極 出願人　　キャノン株式会社 ｆ　　続　　補　　正　　書（自発） 昭和５８年　５月９４ 特許庁長官　　若　杉　和　夫　殿 １、　事件の表示 昭和５７年特許願第８１２６０号 ２、発明の名称 薄膜トランジスタ ３、補正をする者 事件との関係　　　　　特許出願人 住所　東京都大田区下丸子３−３０−２名称　（＋００
）キャノン株式会社 代表者　賀　　来　　龍　三　部 ４、代理人 居所　〒１４６東京都大田区下丸子３−３０−２５、補
正の対象 明　　　　細　　　書 ６、補正の内容 明細書の「発明の詳細な説明」の欄を↑゛記のとおり補
正する。 記 （１）明細書第３頁第１０行目ｒＭｏＳ型トランジスタ
Ｊ　をｒＭＯ３型Ｏ３ンジスタ」に訂正する。 （２）明細書第９頁第１０行目「ドレイン電極」の後に
「ｌＯ８」を加入する。 （３）明細書第１１頁第１２行目「グレインサイプ」を
「グレインサイズ」に訂正する。 （４）明細書第１３頁第５行目「及び表面凹凸」を削除
する。 （５）明細書第１３頁第１３行目「グレインハウタリー
」を「グレインバウンダリー」に訂Ｉ１．する。 （８）明細書第１５頁第１Ｏ行目「前記の様に制限され
た」を削除する。 （７）明細書第１５頁第１３行目「本発明では−−−−
ＪＪ１Ｊ全１Ｊ至第１６頁第２行目［−一一一方法であ
る。」を以下の様に補正する。 ［本発明では主としてガラス基板を用いること、及び層
中に含有される木本の含有量を制御して３．０　ａｔｏ
ｍｉｃ％以下に押えるということの点で、層形成プロセ
スの際の基板の温度を６００℃以内にされるのが望まし
い。ドープされた半導体層を形成する方法としては、気
相拡散法又は固相拡散法による方法がある。 尚、気相拡散法又は固相拡散法を用いる際にはプラズマ
処理を併用して行っても良い。 ドープされた半導体層を形成する別の方法としては、ド
ーピングソースをイオン化して、加速し、打ち込む方法
（イオンインプランテーション法）もある。この方法の
場合はドーピングソースを打ち込んだ後に熱処理しても
良いし、プラズマ中で処理しても良いし、プラズマ中で
熱処理しても良い。」（８）明細書′第１６頁第１４行
目「形成時の」の後に「基板」を加入する。 （９）明細書第１６頁第１５行目「６００℃」の後に「
の温度範囲」を加入する。 （１０）明細書第１６頁第１７行目「多結晶シリコン」
の後に「半導体層」を加入する。 （１１）明細書第１６頁第１８行目「に保ったまま、」
を「とすることが出来、且つ、」に補正する。 （１２）明細書第１６頁第２０行目「押え、且つ」を「
すると同時に、」に補正する。 （１３）明細書第１７頁第２行目「に押えることか充分
出来、」を「とすることによって」に補正する。 （１４）明細書第１７頁第３行目と同頁第４行１］の間
に「上記の重なり部分の幅としては、ａイしくは１５０
０λ以下、最適には１２００Ａ以ドとするのが望ましい
。」を加入する。 （１５）明細書第１８頁第４行目「ソース」の後に「電
極」を加入する。 （１６）明細書第１８頁第４行目乃至第５行目「トレイ
ン」の後に「電極」を加入する。 （１７）明細書第２４頁第７行目乃至同頁第１１行１」
を以下の様に補正する。 「　次に、絶縁層１０５上にＭＯ等の耐熱性金属膜４０
１を蒸着した。その後、フォトエツチング技術により、
ソース領域、ドレイン領域の形成の為の穴Ｉを絶縁層１
０５に開けた。 その際ゲート電極部分には耐熱性金属膜４０１を通常の
フォトエツチング技術によって残しておいた〔工程（Ｃ
）〕。」 （１８）明細書第２５頁第９行目及び第１０行目の「チ
アネル」を「チャネル」に訂正する。 （１８）明細書第２５頁第１Ｏ行目の「チアネル幅」を
「チャネル幅」に訂正する。 （２０）明細書第２８頁第１９行目「ドープ酸」を「ド
ープ酸」に訂正する。

Claims (1)

【特許請求の範囲】
1. （１）　　基板と諌基板上に設けられ、　３　ａｔｏｍ
   ｉｃ悌以下の水素を含む多結晶シリコンから成る半導体
   層と、該半導体層の表面内部に設けられたソース領域及
   びドレイン領域と、これ等２つの領域の間の部分の半導
   体層上に設けられた絶縁層と、該絶縁層上に設けられ九
   ゲート電極と、ソース領域と電気的接触を形成している
   ソース電極と、ドレイン領域と電気的接触を形成してい
   るドレイン電極と、を有し、前記ゲート電極下の絶縁層
   を介しての前記ゲート電極と、ソース領域及びドレイン
   領域との重＆砂部分が２０００λ以下である事を特徴と
   する薄膜トランジスタ。 （り）　基板がガラス製である特許請求の範囲第１項に
   記載の薄膜トランジスタ。