JPS58197821A - パタ−ン形成方法 - Google Patents
パタ−ン形成方法Info
- Publication number
- JPS58197821A JPS58197821A JP57080006A JP8000682A JPS58197821A JP S58197821 A JPS58197821 A JP S58197821A JP 57080006 A JP57080006 A JP 57080006A JP 8000682 A JP8000682 A JP 8000682A JP S58197821 A JPS58197821 A JP S58197821A
- Authority
- JP
- Japan
- Prior art keywords
- film
- gate
- coating
- polysilicon
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
Landscapes
- Drying Of Semiconductors (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は、半導体装置の製造方法、詳しくはＭＯ８Ｊｉ
トシンジスタ等の自己整合技術に関する。
トシンジスタ等の自己整合技術に関する。
集積回路の高密度化礁二伴ない、トランジスタを構成す
る端子′電極の低抵抗化が急務となってきた。
る端子′電極の低抵抗化が急務となってきた。
中でも、各４極嵌面に低抵抗被膜を形成する技術は最も
有力なものでおるが、従来技術は以下に示す如く、各電
極を分離する絶縁膜（二問題があシ実用上の大きな障害
をきたしていた。第１図は従来法を示し、各々、Ｓｔ基
板ｌ上に周知の技術で形成されたＭＯ８型トランジスタ
のポリシリコンゲート電極２．ソース領域３．ドレイン
領域−４，およびフィールド素子分離領域５を表わして
いる。ここて、２，３．４の電極を低抵抗にするため、
各°峨憾表面（二〜ＩｏＳｉ２． ＰｔＳｉ２＋ ＷＳ
ｉｔなどの被膜を形成するが、各電極を相互４二絶縁す
るため、従来、例えば特開昭５４−４４４７７ に見ら
れる如き反応性イオンエツチング法（ＲＩＥ）を利用し
た分離法を用いるものが知られている。即ち、ＣＶＤ法
（二より堆積させたｓｔｏ＊ｉｓ（第２図ａ）を、ＣＦ
４ガスを用いたＲＩＥ法でエツチングすれば、ＲＩＥ法
の特異な性質により、ゲート側面にはほぼ三角形の断面
形状をしたＳｉＯ，７がエツチングされず仁残り（第２
図ｂ）、廼に、ｐｔなどの仮７１８を全面（二形成し、
５５０℃の熱処理を施せば、ゲート、ソース、ドレイン
部のみ選択的にＭｏ５ｉｔ Ｉ Ｐｔ５ｌ宜などのシリ
サイド物９が形成され（ｌＧ２図ｅ）、ＭＬＭｌ二未反
応のｐｔを王水などの酸処理によシ逮択的に除去すれば
、目的の低抵抗電極が得られるというものである（＄２
図ｄ）。しかし、従来法の第１の欠点はゲート１４１壁
に形成される絶縁膜のＣＶＤ Ｓｉｎ、は、底辺１０の
長さを制御するのが大変難しく、ＲＩＥ法の条件あるい
はＣＶＤ ８１０ｍの堆積時（二おける膜厚など（二大
きく依存することである。微細化された素子４二おいて
は、この底辺１０のばらつきは素子特性の大きなばらつ
きとなって表れる。更に、第２の欠点は、前記底辺１０
が必ｌｌＩ以上仁長いことであシ、そのため、低抵抗被
膜で覆う領域が小さくな９、場合鑞二よっては所望の低
抵抗化が達成できない点でめる。これも、絶縁膜の断面
形状が三角形状であるために他ならない。更に、従来法
で形成したＳｉｎｇの残膜はＲＩＥ仁よって底面の絶縁
特性が低ドしていることも第３の欠点でめる。
有力なものでおるが、従来技術は以下に示す如く、各電
極を分離する絶縁膜（二問題があシ実用上の大きな障害
をきたしていた。第１図は従来法を示し、各々、Ｓｔ基
板ｌ上に周知の技術で形成されたＭＯ８型トランジスタ
のポリシリコンゲート電極２．ソース領域３．ドレイン
領域−４，およびフィールド素子分離領域５を表わして
いる。ここて、２，３．４の電極を低抵抗にするため、
各°峨憾表面（二〜ＩｏＳｉ２． ＰｔＳｉ２＋ ＷＳ
ｉｔなどの被膜を形成するが、各電極を相互４二絶縁す
るため、従来、例えば特開昭５４−４４４７７ に見ら
れる如き反応性イオンエツチング法（ＲＩＥ）を利用し
た分離法を用いるものが知られている。即ち、ＣＶＤ法
（二より堆積させたｓｔｏ＊ｉｓ（第２図ａ）を、ＣＦ
４ガスを用いたＲＩＥ法でエツチングすれば、ＲＩＥ法
の特異な性質により、ゲート側面にはほぼ三角形の断面
形状をしたＳｉＯ，７がエツチングされず仁残り（第２
図ｂ）、廼に、ｐｔなどの仮７１８を全面（二形成し、
５５０℃の熱処理を施せば、ゲート、ソース、ドレイン
部のみ選択的にＭｏ５ｉｔ Ｉ Ｐｔ５ｌ宜などのシリ
サイド物９が形成され（ｌＧ２図ｅ）、ＭＬＭｌ二未反
応のｐｔを王水などの酸処理によシ逮択的に除去すれば
、目的の低抵抗電極が得られるというものである（＄２
図ｄ）。しかし、従来法の第１の欠点はゲート１４１壁
に形成される絶縁膜のＣＶＤ Ｓｉｎ、は、底辺１０の
長さを制御するのが大変難しく、ＲＩＥ法の条件あるい
はＣＶＤ ８１０ｍの堆積時（二おける膜厚など（二大
きく依存することである。微細化された素子４二おいて
は、この底辺１０のばらつきは素子特性の大きなばらつ
きとなって表れる。更に、第２の欠点は、前記底辺１０
が必ｌｌＩ以上仁長いことであシ、そのため、低抵抗被
膜で覆う領域が小さくな９、場合鑞二よっては所望の低
抵抗化が達成できない点でめる。これも、絶縁膜の断面
形状が三角形状であるために他ならない。更に、従来法
で形成したＳｉｎｇの残膜はＲＩＥ仁よって底面の絶縁
特性が低ドしていることも第３の欠点でめる。
本発明は、上述した従来法の欠点を改良したもので、１
ｌｌｌＩＩ御性のよいゲート５Ｉｉｉ面分離膜等の自己
整・ａ膜のｄａ方に’ｊｌｊＭ供することを目的とする
。
ｌｌｌＩＩ御性のよいゲート５Ｉｉｉ面分離膜等の自己
整・ａ膜のｄａ方に’ｊｌｊＭ供することを目的とする
。
不発明の骨子は、プラズマＣＶＤ法４：よシ堆積したシ
リコン化合切のエツチング特性等を利用して凹凸側面の
みを露出させ、熱処理あるいは気体化学反応（二より、
前詐己１ｌｉ１１面区ニ一様な厚さを有した絶縁膜を形
成すること（二める。本発明の詳細な説明すると、第２
図ａと同様にゲート、ソース、ドレインを形成しためと
、プラズマＣＶＤ法によシ堆積させたＳｋｓ Ｎ４１ｆ
４１１をフッ酸（＝短時間浸せば、咳堆積膜の特異なエ
ツチング特性によシゲート＠面部が選択的にエツチング
される。その結果、該側面部のみポリシリコンが露出し
、ほかは前記Ｓｉ３Ｎ４ （第１の被膜）で覆われる。
リコン化合切のエツチング特性等を利用して凹凸側面の
みを露出させ、熱処理あるいは気体化学反応（二より、
前詐己１ｌｉ１１面区ニ一様な厚さを有した絶縁膜を形
成すること（二める。本発明の詳細な説明すると、第２
図ａと同様にゲート、ソース、ドレインを形成しためと
、プラズマＣＶＤ法によシ堆積させたＳｋｓ Ｎ４１ｆ
４１１をフッ酸（＝短時間浸せば、咳堆積膜の特異なエ
ツチング特性によシゲート＠面部が選択的にエツチング
される。その結果、該側面部のみポリシリコンが露出し
、ほかは前記Ｓｉ３Ｎ４ （第１の被膜）で覆われる。
次嬬；、高温の酸素雰囲気中（二装置すれば、露出した
側面部ｄニ一様の厚さを有するＳｉｎｇ （第２の着換
）１２が形成される。東に前記５１ｍＮａを除去すれば
所望の絶縁膜が得られ、シリサイド化合物の形成が行な
われる、〔発明の効果〕 本発明では、第１に膜の厚さを決定するパラメータが少
なく、熱処理の時間あるいは反応条件１よシ容易（二制
御できるので、絶縁膜の厚ぢを任意の厚さに制御性良く
残すことができる。第２砿二薄膜パターンも容易（：形
成できる為、高集積度が達成出来る。第３に、特（二絶
縁膜形成（二連用すれば絶縁性が優れている為、良好な
素子特性が得られるようになる。
側面部ｄニ一様の厚さを有するＳｉｎｇ （第２の着換
）１２が形成される。東に前記５１ｍＮａを除去すれば
所望の絶縁膜が得られ、シリサイド化合物の形成が行な
われる、〔発明の効果〕 本発明では、第１に膜の厚さを決定するパラメータが少
なく、熱処理の時間あるいは反応条件１よシ容易（二制
御できるので、絶縁膜の厚ぢを任意の厚さに制御性良く
残すことができる。第２砿二薄膜パターンも容易（：形
成できる為、高集積度が達成出来る。第３に、特（二絶
縁膜形成（二連用すれば絶縁性が優れている為、良好な
素子特性が得られるようになる。
実施例１
先ず、Ｐ−８ｔ基板１にゲート絶縁膜１′、リンドープ
ポリシリコンゲート２を形成し、これをマスクにリン又
はヒ素をドープしてソース３゜ドレイン４を形成する。
ポリシリコンゲート２を形成し、これをマスクにリン又
はヒ素をドープしてソース３゜ドレイン４を形成する。
フィールド（＝は絶縁分離ｓｔｏｗ膜５を形成しておく
。次にプラズマ励起法で８ｉ、Ｎ、 １１を１ μｍの
厚さで形成した（１１ｇ３図ａ）。ｙｑ ＋−７ツｒＩ
ｉ４：浸すと、ゲート側面部のポリシリコンが露光した
（第３図ｂ）。更６二１０００℃の酸素雰囲気中６二６
０分放置すると、露出した牛導体材料の側面部１＝厚さ
０．２μｍのＳ１０黛ａｌｔ２が成長した（第３図Ｃ）
。次にＳｉｍＮ＋膜を加熱リン酸（；浸して除去しく５
４３図ｄ）、Ｍｏあるいはｐｔを全面に蒸着し、第２図
と同様の工ｌｉ＆二より、ゲート・ソース・ドレインの
表両４：前述の方法でＭｏ３ｉ、 １３を形成した（第
３図ｅ）。
。次にプラズマ励起法で８ｉ、Ｎ、 １１を１ μｍの
厚さで形成した（１１ｇ３図ａ）。ｙｑ ＋−７ツｒＩ
ｉ４：浸すと、ゲート側面部のポリシリコンが露光した
（第３図ｂ）。更６二１０００℃の酸素雰囲気中６二６
０分放置すると、露出した牛導体材料の側面部１＝厚さ
０．２μｍのＳ１０黛ａｌｔ２が成長した（第３図Ｃ）
。次にＳｉｍＮ＋膜を加熱リン酸（；浸して除去しく５
４３図ｄ）、Ｍｏあるいはｐｔを全面に蒸着し、第２図
と同様の工ｌｉ＆二より、ゲート・ソース・ドレインの
表両４：前述の方法でＭｏ３ｉ、 １３を形成した（第
３図ｅ）。
実施例２
実施例１の８１１Ｎ４の代わシにプラズマＣＶＤ法によ
るｓｔｏｗを用い、ゲート側面部（二はポリシリ−コン
の直接窒化法（二より形成した８１ｆｉ＋膜を用いた。
るｓｔｏｗを用い、ゲート側面部（二はポリシリ−コン
の直接窒化法（二より形成した８１ｆｉ＋膜を用いた。
即ち、ソース・ドレイン・ゲートを形成した後プラズマ
ＣＶＤ法（＝よ！＞ ５ｉｌｌを１μｍ堆積し、フッ化
アンモニウムシ；短時間浸すと、ゲート側面部のみ露光
した。次に、プラズマ励起したＮ。
ＣＶＤ法（＝よ！＞ ５ｉｌｌを１μｍ堆積し、フッ化
アンモニウムシ；短時間浸すと、ゲート側面部のみ露光
した。次に、プラズマ励起したＮ。
ガス中に放置すると該側面部（＝２０ＯＡの８１１Ｎ４
膜が形成された。更６二５ｉｏｔを希フッ酸仁よって除
去すれば所望の絶縁膜が得られた。
膜が形成された。更６二５ｉｏｔを希フッ酸仁よって除
去すれば所望の絶縁膜が得られた。
実施例３
プラズマＣＶＤ法の代わり（ニイオンプレーテイング法
を用いてマスク材を形成した。即ち、ソース・ドレイン
・ゲートを形成したのち、イオンブレーティング法によ
り ５ｌｌＮ４を堆積すると、ゲート側面のみ全く堆積
が起こらなかった。更４二この５ｌｓＮ＊をマスクとし
て側面を１０００℃の酸Ａ４吐気中で酸化し、次４−８
１ｓ Ｎａを加熱リン酸で除去することベニより所望の
絶縁膜を得た。
を用いてマスク材を形成した。即ち、ソース・ドレイン
・ゲートを形成したのち、イオンブレーティング法によ
り ５ｌｌＮ４を堆積すると、ゲート側面のみ全く堆積
が起こらなかった。更４二この５ｌｓＮ＊をマスクとし
て側面を１０００℃の酸Ａ４吐気中で酸化し、次４−８
１ｓ Ｎａを加熱リン酸で除去することベニより所望の
絶縁膜を得た。
以上の実施例では、プラズマＣＶＤやイオンブレーティ
ングで形成した８１ｓＮ＋あるいはＳ１０．を用いたが
、１ｉｔｌ１面のみ露出すればＬＰＣＶＤで形成したリ
ンガラスでも良く、要するζ二、側壁が露出できれば嵐
い。又、導１１朧の側Ｍｌニー絶ｍｌｌを残す場合（＝
ついて述べたが、目的４；応じて凹凸の側１１（二導電
膜ヤ早導体を形成する場合−二も適用できる。
ングで形成した８１ｓＮ＋あるいはＳ１０．を用いたが
、１ｉｔｌ１面のみ露出すればＬＰＣＶＤで形成したリ
ンガラスでも良く、要するζ二、側壁が露出できれば嵐
い。又、導１１朧の側Ｍｌニー絶ｍｌｌを残す場合（＝
ついて述べたが、目的４；応じて凹凸の側１１（二導電
膜ヤ早導体を形成する場合−二も適用できる。
以上説明した様（二、本発＠１；よれば制御性良く凹凸
の側壁を膜で遣うことができ、又、極く薄い躾とするこ
とも容易（＝出来、絶縁膜として用いれば高い絶縁性を
得る事ができる。
の側壁を膜で遣うことができ、又、極く薄い躾とするこ
とも容易（＝出来、絶縁膜として用いれば高い絶縁性を
得る事ができる。
第１図及び第２図ｔａｌ〜（ｄｌは従来例の断面図、第
３図ｔａ）〜ｔｅｌは本発明の詳細な説明する断面図で
ある。 図４＝おいて、 ｌ・・・８１基板 ２・・・ポリシリコンゲート ３・・・ソース ４・・・ドレイン ５・・・フィールド分離領域 ６−＝ ＣＶＤ Ｓｔｏｗ ７・・・ゲート側面に残さオしたＣＶＤ ５ｉ０２８・
・・Ｍ。 ９・・・Ｍｏ Ｓ １２ １０・・・ゲート側面に残されたＣＶＤ ｓｔｏｗの底
辺長！ （ 代通人 弁理士 則 近 憲 佑（ほか１名）第１図 １′ １３図
３図ｔａ）〜ｔｅｌは本発明の詳細な説明する断面図で
ある。 図４＝おいて、 ｌ・・・８１基板 ２・・・ポリシリコンゲート ３・・・ソース ４・・・ドレイン ５・・・フィールド分離領域 ６−＝ ＣＶＤ Ｓｔｏｗ ７・・・ゲート側面に残さオしたＣＶＤ ５ｉ０２８・
・・Ｍ。 ９・・・Ｍｏ Ｓ １２ １０・・・ゲート側面に残されたＣＶＤ ｓｔｏｗの底
辺長！ （ 代通人 弁理士 則 近 憲 佑（ほか１名）第１図 １′ １３図
Claims (2)
- （１）基板上（：形成された凹凸の上面及び底面に１Ｉ
１４１の被膜を形成する工程と、この第１の被膜をマス
クとして凹凸の側壁ζ：第２の被膜を選択的（；成長さ
せる工程と、前記ｉｌｌの被膜をエツチング除去し、凹
凸の側壁に自己整合的４二残置された第２の被膜パター
ンを得る工程とを備えてなるパターン形成方法。 - （２）＄１の被膜は、プラズマＣＶＤ法（二よって堆積
した膜をエツチングによって段差部の側面のみ（３）ｉ
ｉ？’＄２の被膜は、第１の被膜を形成した後、熱処理
−または気体化学反応によシ形成したもので
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57080006A JPS58197821A (ja) | 1982-05-14 | 1982-05-14 | パタ−ン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57080006A JPS58197821A (ja) | 1982-05-14 | 1982-05-14 | パタ−ン形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58197821A true JPS58197821A (ja) | 1983-11-17 |
| JPH049375B2 JPH049375B2 (ja) | 1992-02-20 |
Family
ID=13706238
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57080006A Granted JPS58197821A (ja) | 1982-05-14 | 1982-05-14 | パタ−ン形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58197821A (ja) |
-
1982
- 1982-05-14 JP JP57080006A patent/JPS58197821A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH049375B2 (ja) | 1992-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61230362A (ja) | チタニウム珪化物ゲート電極および相互接続の製作方法 | |
| JPH0347577B2 (ja) | ||
| JPS5837987B2 (ja) | 埋設酸化物分離領域の形成方法 | |
| JPS61190984A (ja) | 高融点金属シリサイド層を形成する方法 | |
| JP2553030B2 (ja) | 集積回路構造体およびその製造方法 | |
| JPS61220474A (ja) | ジユアル電子注入構造体 | |
| JP3346348B2 (ja) | 半導体装置の製造方法 | |
| JPS6133253B2 (ja) | ||
| JPS58197821A (ja) | パタ−ン形成方法 | |
| JPS6110996B2 (ja) | ||
| JPS627165A (ja) | 半導体装置の製造方法 | |
| JPH04154162A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPS60200572A (ja) | 半導体装置の製造方法 | |
| JPS5975667A (ja) | 半導体装置の製造方法 | |
| JPS6068655A (ja) | Ｍｏｓ型トランジスタの製造方法 | |
| JPS5933271B2 (ja) | 半導体装置の製造方法 | |
| JPH02106971A (ja) | 半導体集積回路装置の製造方法 | |
| JP2685448B2 (ja) | 半導体装置の製造方法 | |
| JPS62104078A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0369168A (ja) | 薄膜電界効果トランジスタ | |
| JPS5892265A (ja) | 半導体装置の製造方法 | |
| JPH04208570A (ja) | 半導体装置の製造方法 | |
| JPS5815278A (ja) | 半導体装置の製造方法 | |
| JPH1126756A (ja) | 半導体装置の製造方法 | |
| JPS61154150A (ja) | 半導体装置の製造方法 |