JPS6068655A - Ｍｏｓ型トランジスタの製造方法 - Google Patents
Ｍｏｓ型トランジスタの製造方法Info
- Publication number
- JPS6068655A JPS6068655A JP58176240A JP17624083A JPS6068655A JP S6068655 A JPS6068655 A JP S6068655A JP 58176240 A JP58176240 A JP 58176240A JP 17624083 A JP17624083 A JP 17624083A JP S6068655 A JPS6068655 A JP S6068655A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- silicon oxide
- silicon
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
この発明は、ＭＯ８型トランジスタの製造方法に関する
。
。
（従来技術）
従来のＭＯ８型トランジスタの製造方法を第１図を用い
て説明する。第１図（ａ）において、１１はシリコン基
板であり、まず、このシリコン基板１１の表面に６００
０〜９０００Ａのフィールド酸化膜１２を選択的に形成
することにより、シリコン基板１１上全フイールド領域
１３とアクティブ領域１４に分ける。
て説明する。第１図（ａ）において、１１はシリコン基
板であり、まず、このシリコン基板１１の表面に６００
０〜９０００Ａのフィールド酸化膜１２を選択的に形成
することにより、シリコン基板１１上全フイールド領域
１３とアクティブ領域１４に分ける。
ここで、フィールド酸化膜１２は減圧気相成長法による
図示しない窒化膜全マスクとした選択酸化法によって形
成される。
図示しない窒化膜全マスクとした選択酸化法によって形
成される。
次に、８００〜１０００℃のドライ酸化によって、アク
ティブ領域１４（シリコン基板１１の露出表面）に第１
図（ｂ）に示すように２００〜５００Ａのシリコン酸化
膜１５を成長させる。
ティブ領域１４（シリコン基板１１の露出表面）に第１
図（ｂ）に示すように２００〜５００Ａのシリコン酸化
膜１５を成長させる。
その後、減圧気相成長法によって２０００〜４１Ｊ００
Ａの多結晶シリコン膜を成長させる。そして、この多結
晶シリコン膜全写真食刻法により、ゲート電極１６とな
る部３分のみ残してエツチング除去する。
Ａの多結晶シリコン膜を成長させる。そして、この多結
晶シリコン膜全写真食刻法により、ゲート電極１６とな
る部３分のみ残してエツチング除去する。
さらに、これによる残存多結晶シリコン膜１６（ゲート
電極）全マスクとして、その下のゲート酸化膜となる部
分のみ残してシリコン酸化膜１５をエツチング除去する
。
電極）全マスクとして、その下のゲート酸化膜となる部
分のみ残してシリコン酸化膜１５をエツチング除去する
。
次に、気相成長法によってシリコン基板全面にシリコン
酸化膜１７を２０００〜４０００Ｘ形成する。
酸化膜１７を２０００〜４０００Ｘ形成する。
この後、異方性エツチングにょシ、シリコン基板１１の
全体をシリコン酸化膜１７がなくなシ、シリコン基板１
１が現われるまでエツチングする。
全体をシリコン酸化膜１７がなくなシ、シリコン基板１
１が現われるまでエツチングする。
このとき、ゲート電極１６の側面に第１図（Ｑ）のよう
にシリコン酸化膜１７が残る。この後、イオン打込み法
によってＡｓ ｋ １０１６ｃｍ−２打ち込む。
にシリコン酸化膜１７が残る。この後、イオン打込み法
によってＡｓ ｋ １０１６ｃｍ−２打ち込む。
次に、第１図（ｄＪのよりに、メタル１８ （ＭＯ＊Ｗ
、Ｔｔ、Ｔａなと）ｔｓ ｏ ｏ 〜１ｏ ｏ ｏＸ堆
積する。このメタルは数百度程度の温度でシリコンと容
易に反応しシリサイド（ケイ化物）を形成するものであ
る。
、Ｔｔ、Ｔａなと）ｔｓ ｏ ｏ 〜１ｏ ｏ ｏＸ堆
積する。このメタルは数百度程度の温度でシリコンと容
易に反応しシリサイド（ケイ化物）を形成するものであ
る。
次に、第１図（ｅ）に示すように、シリコン基板１１を
６００〜１０００ ’Ｃの不活性ガス中で熱処理を行い
、ゲート電極１６とソース・ドレイン領域上にシリサイ
ド１９を形成し、同時にＡｓ ｆ拡散さセソース管ドレ
イン拡散層１１０’ｉ作る。このとき、ゲート電極１６
の側面はシリコン酸化膜１７１でおおわれているため、
シリサイド化は起こらず、メタル？除去すればゲート電
極１６とソース・ドレイン領域は短絡しない。
６００〜１０００ ’Ｃの不活性ガス中で熱処理を行い
、ゲート電極１６とソース・ドレイン領域上にシリサイ
ド１９を形成し、同時にＡｓ ｆ拡散さセソース管ドレ
イン拡散層１１０’ｉ作る。このとき、ゲート電極１６
の側面はシリコン酸化膜１７１でおおわれているため、
シリサイド化は起こらず、メタル？除去すればゲート電
極１６とソース・ドレイン領域は短絡しない。
この後、第１図（ｆ）に示すように、中間絶縁膜１１１
ｔ”形成し、コンタクト孔を開けＡｔ配線１１２’ｉ形
成し、ＭＯ８）ランジスタとする。
ｔ”形成し、コンタクト孔を開けＡｔ配線１１２’ｉ形
成し、ＭＯ８）ランジスタとする。
このよりな従来の製造方法においては、ゲート電極１６
の側面に気相成長処よるシリコン酸化膜の異方性エツチ
ングによって、シリコン酸化［１７’の壁を形成し、こ
れをマスクとしてメタルとシリコンを反応させ、ゲート
電極１６ンース・ドレイン領域上にメタルシリサイドを
形成するものである。
の側面に気相成長処よるシリコン酸化膜の異方性エツチ
ングによって、シリコン酸化［１７’の壁を形成し、こ
れをマスクとしてメタルとシリコンを反応させ、ゲート
電極１６ンース・ドレイン領域上にメタルシリサイドを
形成するものである。
したがって、この壁であるシリコン酸化１１ｇ１７’の
横方向の厚さは膜厚（段差の亮さ）によって決まフ；０
．５〜１μｍ程度である。
横方向の厚さは膜厚（段差の亮さ）によって決まフ；０
．５〜１μｍ程度である。
また、フィールド領域の側面にもシリコン酸化膜が残り
、アクティブ領域を狭くする欠点があった。最大の欠点
としては第２図に示したようにゲート配線２６の段差部
側面にもシリコン酸化膜２７が残ってしまい、段差部の
ゲート配線がシリサイド化されず、低抵抗化がさまたけ
られることがあった。
、アクティブ領域を狭くする欠点があった。最大の欠点
としては第２図に示したようにゲート配線２６の段差部
側面にもシリコン酸化膜２７が残ってしまい、段差部の
ゲート配線がシリサイド化されず、低抵抗化がさまたけ
られることがあった。
（発明の目的）
この発明は、これらの従来の欠点を除去するためになさ
れたもので、従来の異方性エツチングによるシリコン酸
化膜に比べて薄膜化が可能でかつ選択的にゲート電極側
面にのみ形成できるＭＯ８型トランジスタの製造方法を
提供すること全目的とする。
れたもので、従来の異方性エツチングによるシリコン酸
化膜に比べて薄膜化が可能でかつ選択的にゲート電極側
面にのみ形成できるＭＯ８型トランジスタの製造方法を
提供すること全目的とする。
（発明の構成）
この発明のＭＯ８型トランジスタの製造方法は、シリコ
ン基板の表面に選択的にフィールド酸化膜を形成した後
、シリコン基板の露出表面に第１のシリコン酸化膜全形
成し、この第１のシリコン酸化膜上に多結晶シリコン膜
および第２のシリコン酸化膜を順次形成し、ゲート領域
のみ第２の酸化膜と多結晶シリコン膜を残してその他を
エツチングし、残存した多結晶シリコン膜の側面ｖｆ−
第１のシリコン窒化膜に変換した後、第２のシリコン酸
化膜を除去すると同時に残存した多結晶シリコン膜をマ
スクとしてその下取外の第１のシリコン酸化膜全除去し
、シリコン基板にソース・ドレイン拡散層全形成し、メ
タルの膜を堆積し、ゲート電極とソース中ドレイン領域
をシリサイド化するとともに未反応メタルのＭｋ線除去
、層間絶縁膜を全面に形成してこの眉間絶縁膜にコンタ
クト孔を形成して、配線するようにしたものである。
ン基板の表面に選択的にフィールド酸化膜を形成した後
、シリコン基板の露出表面に第１のシリコン酸化膜全形
成し、この第１のシリコン酸化膜上に多結晶シリコン膜
および第２のシリコン酸化膜を順次形成し、ゲート領域
のみ第２の酸化膜と多結晶シリコン膜を残してその他を
エツチングし、残存した多結晶シリコン膜の側面ｖｆ−
第１のシリコン窒化膜に変換した後、第２のシリコン酸
化膜を除去すると同時に残存した多結晶シリコン膜をマ
スクとしてその下取外の第１のシリコン酸化膜全除去し
、シリコン基板にソース・ドレイン拡散層全形成し、メ
タルの膜を堆積し、ゲート電極とソース中ドレイン領域
をシリサイド化するとともに未反応メタルのＭｋ線除去
、層間絶縁膜を全面に形成してこの眉間絶縁膜にコンタ
クト孔を形成して、配線するようにしたものである。
（実施例）
以下、この発明のＭＯ８型トランジスタの製造方法の実
施例について図面に基づき説明する。第３図（ａ）〜第
３図（ｄ）はその一実施例の工程説明図である。この発
明の工程は第１図（ａ）までは従来と同様であるので省
略する。
施例について図面に基づき説明する。第３図（ａ）〜第
３図（ｄ）はその一実施例の工程説明図である。この発
明の工程は第１図（ａ）までは従来と同様であるので省
略する。
第３図（ａ）はフィールド酸化膜３２を形成したシリコ
ン基板３１のアクティブ領域３４上にシリコン酸化膜３
５を８００〜１０００℃のドライ酸化によって２００〜
５００Ｘ形成し、ゲート膜とし、その上に減圧気相成長
法によって２０００〜４０００Ａの多結晶シリコンＭ３
６に成長させる。そしてこの多結晶シリコン膜３６上に
８００〜９００℃のドライ酸化によって１００〜２００
Ａのシリコン酸化膜３７を形成したものである。
ン基板３１のアクティブ領域３４上にシリコン酸化膜３
５を８００〜１０００℃のドライ酸化によって２００〜
５００Ｘ形成し、ゲート膜とし、その上に減圧気相成長
法によって２０００〜４０００Ａの多結晶シリコンＭ３
６に成長させる。そしてこの多結晶シリコン膜３６上に
８００〜９００℃のドライ酸化によって１００〜２００
Ａのシリコン酸化膜３７を形成したものである。
次に、この多結晶シリコン膜３６とその上のシリコン酸
化膜３７全写真食刻法によって同時にゲート電極になる
べき部分を残し、ＣＦａガスを主としたエツチングによ
り除去する。これによシ、ゲート電極側面のみ多結晶シ
リコンが露出している。
化膜３７全写真食刻法によって同時にゲート電極になる
べき部分を残し、ＣＦａガスを主としたエツチングによ
り除去する。これによシ、ゲート電極側面のみ多結晶シ
リコンが露出している。
この後、第３図（ｂ）に示すように、このゲート電極側
面を多結晶シリコン膜３６上の薄いシリコン酸化膜３７
”ｉマスクとして１ｏｏｏ〜１２ｏｏ℃のＮＨ３中で熱
窒化し１００〜２００Ｘの熱窒化膜３８を形成する。
面を多結晶シリコン膜３６上の薄いシリコン酸化膜３７
”ｉマスクとして１ｏｏｏ〜１２ｏｏ℃のＮＨ３中で熱
窒化し１００〜２００Ｘの熱窒化膜３８を形成する。
次に、第３図（ｅ）に示すように、イオン注入によって
、 Ａｓイオン全全面に〜ｌ ０１６ｃｒｎ−２打ち込
み、メタ／Ｉ／３９ （Ｍｏ ｌ ｗ、 ’ｒｉ Ｉ
Ｔａ など）全５００〜１０００Ｘ堆積する。
、 Ａｓイオン全全面に〜ｌ ０１６ｃｒｎ−２打ち込
み、メタ／Ｉ／３９ （Ｍｏ ｌ ｗ、 ’ｒｉ Ｉ
Ｔａ など）全５００〜１０００Ｘ堆積する。
この後、第３図（ｄ） Ｋ示ｆｊうに、６００〜１００
０℃の不活性ガス中で熱処理を行い、ゲート電極および
ソース・ドレイン領域上にシリサイド３１０全形成し、
同時にＡｓ ｆ拡散させソース・ドレイン拡散層３１１
を作る。
０℃の不活性ガス中で熱処理を行い、ゲート電極および
ソース・ドレイン領域上にシリサイド３１０全形成し、
同時にＡｓ ｆ拡散させソース・ドレイン拡散層３１１
を作る。
このとき、ゲート側面は熱窒化膜３８でおおわれている
ためシリサイド化は起こらず、未反応のメタルを除去す
ればゲート電極とソース・ドレイン領域は船路しない。
ためシリサイド化は起こらず、未反応のメタルを除去す
ればゲート電極とソース・ドレイン領域は船路しない。
この後、中間絶縁膜を形成し、コンタクト孔を開けＡｔ
配線全形成しＭＯＳ）ランジスタとする。
配線全形成しＭＯＳ）ランジスタとする。
この実施例によれば、ゲート電極側面の壁が熱窒化膜で
あるために異方性エツチングを必要とせず、形成が容易
であシ、厚さも１００〜２００Ａと薄い。したがって素
子の微細化にとっても有オＵである。
あるために異方性エツチングを必要とせず、形成が容易
であシ、厚さも１００〜２００Ａと薄い。したがって素
子の微細化にとっても有オＵである。
また、ゲート電極の側面にしか窒化膜が形成されないた
め、アクティブ領域を狭くすることがなく、第２図のよ
うに段差部側面には窒化膜は形成されずシリサイド化さ
れ、ゲート配線の低抵抗化が計れる。
め、アクティブ領域を狭くすることがなく、第２図のよ
うに段差部側面には窒化膜は形成されずシリサイド化さ
れ、ゲート配線の低抵抗化が計れる。
（発明の効果）
以上のように、この発明のＭＯ８型トランジスタの製造
方法によれは、ゲート電極およびソース・ドレイン領域
のシリサイド化のマスクとしてゲート電極側面に熱窒化
膜を用いるようにしたので、従来の異方性エツチングに
よるシリコン酸化膜に比べて薄膜化が可能でるり、また
、選択的にゲート電極側面のみに形成することができる
利点がある。
方法によれは、ゲート電極およびソース・ドレイン領域
のシリサイド化のマスクとしてゲート電極側面に熱窒化
膜を用いるようにしたので、従来の異方性エツチングに
よるシリコン酸化膜に比べて薄膜化が可能でるり、また
、選択的にゲート電極側面のみに形成することができる
利点がある。
第１図（ａＪ〜第１図（ｆ）は従来のＭＯ８型トランジ
スタの製造方法の工程説明図、第２囚は従来のＭＯ８型
トランジスタの製造方法で得られたＭＯ８型トランジス
タのゲート配線の段差部における低抵抗化の妨けとなる
ことを示す図、第３図（ａＪ〜第３図（ｄ）はこの発明
のＭＯ８型トランジスタの製造方法の一実施例の工程説
明図である。 ３１・・・シリコン基板、３２・・・フィールド酸化膜
、３４・・・アクティブ領域、３５・・・ゲート絶縁膜
、３６・・・多結晶シリコン膜、３７′・・・シリコン
酸化膜、３８・・・熱窒化膜、３９・・・メタル、３１
０・・・シリサイド、３１１・・・ソース・ドレイン拡
散層。 特許出願人 沖電気工業株式会社 第１図 １３ 第１図 第２図 手続補正書 昭和ｒ′９年１月１８日 特許庁長官若杉和夫 殿 １、事件の表示 昭和５８年 特 許 願第 １７６２４０ 号２、発明
の名称 ＭＯ８型トランジスタの夷遣方法 ３、補正をする者 事件との関係 特 許 出願人 （０２９）沖電気工業株式会社 ４、代理人 ５、補正命令の日付 昭和 年 月 日 （自発）６、
補正の対象 第３図 ス偽
スタの製造方法の工程説明図、第２囚は従来のＭＯ８型
トランジスタの製造方法で得られたＭＯ８型トランジス
タのゲート配線の段差部における低抵抗化の妨けとなる
ことを示す図、第３図（ａＪ〜第３図（ｄ）はこの発明
のＭＯ８型トランジスタの製造方法の一実施例の工程説
明図である。 ３１・・・シリコン基板、３２・・・フィールド酸化膜
、３４・・・アクティブ領域、３５・・・ゲート絶縁膜
、３６・・・多結晶シリコン膜、３７′・・・シリコン
酸化膜、３８・・・熱窒化膜、３９・・・メタル、３１
０・・・シリサイド、３１１・・・ソース・ドレイン拡
散層。 特許出願人 沖電気工業株式会社 第１図 １３ 第１図 第２図 手続補正書 昭和ｒ′９年１月１８日 特許庁長官若杉和夫 殿 １、事件の表示 昭和５８年 特 許 願第 １７６２４０ 号２、発明
の名称 ＭＯ８型トランジスタの夷遣方法 ３、補正をする者 事件との関係 特 許 出願人 （０２９）沖電気工業株式会社 ４、代理人 ５、補正命令の日付 昭和 年 月 日 （自発）６、
補正の対象 第３図 ス偽
Claims (1)
- シリコン基板の表面に選択的にフィールド酸化膜を形成
しかつ前記シリコン基板の露出表面に第１のシリコン酸
化膜を形成する工程と、この第１のシリコン酸化膜上に
多結晶シリコン膜全形成しかつこの多結晶シリコン膜の
表面に第２のシリコン酸化膜を形成する工程と、ゲート
領域のみ第２のシリコン酸化膜および多結晶シリコン膜
を残しその他全エツチングする工程と、残存多結晶シリ
コン膜側面？第１の窒化膜に変換する工程と、第２のシ
リコン酸化膜全除去すると同時に残存多結晶シリコン膜
をマスクとしてその下取外の第１のシリコン酸化膜を除
去する工程と、シリコン基板にソース、ドレイン拡散層
を形成する工程と、金属膜を堆積しゲート電極およびソ
ース、ドレイン領域をシリサイド化し未反応メタルの膜
全除去する工程と、層間絶縁膜を全面に形成しその層間
絶縁膜にコンタクト孔を形成して配線を形成する工程と
全具備してなるＭＯ８型トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58176240A JPS6068655A (ja) | 1983-09-26 | 1983-09-26 | Ｍｏｓ型トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58176240A JPS6068655A (ja) | 1983-09-26 | 1983-09-26 | Ｍｏｓ型トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6068655A true JPS6068655A (ja) | 1985-04-19 |
Family
ID=16010085
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58176240A Pending JPS6068655A (ja) | 1983-09-26 | 1983-09-26 | Ｍｏｓ型トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6068655A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05109762A (ja) * | 1991-05-16 | 1993-04-30 | Internatl Business Mach Corp <Ibm> | 半導体装置及びその製造方法 |
| US6759315B1 (en) * | 1999-01-04 | 2004-07-06 | International Business Machines Corporation | Method for selective trimming of gate structures and apparatus formed thereby |
| CN102752991A (zh) * | 2011-04-18 | 2012-10-24 | 索尼计算机娱乐公司 | 散热器和具备散热器的电子机器 |
| US9756761B2 (en) | 2011-04-18 | 2017-09-05 | Sony Corporation | Electronic apparatus |
-
1983
- 1983-09-26 JP JP58176240A patent/JPS6068655A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05109762A (ja) * | 1991-05-16 | 1993-04-30 | Internatl Business Mach Corp <Ibm> | 半導体装置及びその製造方法 |
| US6759315B1 (en) * | 1999-01-04 | 2004-07-06 | International Business Machines Corporation | Method for selective trimming of gate structures and apparatus formed thereby |
| CN102752991A (zh) * | 2011-04-18 | 2012-10-24 | 索尼计算机娱乐公司 | 散热器和具备散热器的电子机器 |
| US9756761B2 (en) | 2011-04-18 | 2017-09-05 | Sony Corporation | Electronic apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6521519B2 (en) | MIS transistor and manufacturing method thereof | |
| JP2857006B2 (ja) | Ｍｏｓ集積回路上の自己整列珪化コバルト | |
| US5759899A (en) | Method of fabricating semiconductor device having a salicide structure | |
| JPS58176975A (ja) | 集積ｍｏｓ電界効果トランジスタ回路の製造方法 | |
| JPH02273934A (ja) | 半導体素子およびその製造方法 | |
| US4774201A (en) | Tungsten-silicide reoxidation technique using a CVD oxide cap | |
| JPH09320988A (ja) | 半導体装置とその製造方法 | |
| JPS6068655A (ja) | Ｍｏｓ型トランジスタの製造方法 | |
| JPH03227516A (ja) | 半導体装置の製造方法 | |
| JPH11289087A (ja) | 半導体装置及びその製造方法 | |
| JP3185235B2 (ja) | 半導体装置の製造方法 | |
| JPH1065171A (ja) | モストランジスタの製造方法 | |
| JP3110054B2 (ja) | 半導体装置及びその製造方法 | |
| JP2621136B2 (ja) | 半導体装置の製造方法 | |
| JPH02260630A (ja) | 半導体装置の製造方法 | |
| JP2616733B2 (ja) | 半導体装置の製造方法 | |
| JPS5836505B2 (ja) | 半導体記憶装置の製造方法 | |
| JPS62104078A (ja) | 半導体集積回路装置の製造方法 | |
| JPH01106468A (ja) | 半導体装置およびその製造方法 | |
| JPH06232155A (ja) | 半導体装置の製造方法 | |
| JPH0770725B2 (ja) | 半導体装置の製造方法 | |
| JPS63164357A (ja) | 半導体装置の製造方法 | |
| JPH10125623A (ja) | 半導体装置の製造方法 | |
| JPH01260857A (ja) | 半導体素子およびその製造方法 | |
| JPH09293722A (ja) | 半導体装置の製造方法 |