JPS58199501A - セラミツク電子部品の製造方法 - Google Patents
セラミツク電子部品の製造方法Info
- Publication number
- JPS58199501A JPS58199501A JP57083499A JP8349982A JPS58199501A JP S58199501 A JPS58199501 A JP S58199501A JP 57083499 A JP57083499 A JP 57083499A JP 8349982 A JP8349982 A JP 8349982A JP S58199501 A JPS58199501 A JP S58199501A
- Authority
- JP
- Japan
- Prior art keywords
- varistor
- ceramic electronic
- bodies
- silver paste
- electronic part
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000919 ceramic Substances 0.000 title claims description 10
- 238000000034 method Methods 0.000 title description 4
- 238000010030 laminating Methods 0.000 claims description 2
- 238000010276 construction Methods 0.000 claims 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 18
- 229910052709 silver Inorganic materials 0.000 description 18
- 239000004332 silver Substances 0.000 description 18
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000006866 deterioration Effects 0.000 description 4
- 238000005476 soldering Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 241000208140 Acer Species 0.000 description 1
- 235000002247 Aspergillus oryzae Nutrition 0.000 description 1
- 240000006439 Aspergillus oryzae Species 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
Landscapes
- Ceramic Capacitors (AREA)
- Thermistors And Varistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は接続手板を改良した複数個の電体を集合したセ
ラミック電子部品の製造方法に関する。
ラミック電子部品の製造方法に関する。
一般に例えばバリスタにおいて単−素体の有するサージ
吸収能力を超えた各種回路に使用するバリスタの構造と
してはあらかじめ直列、並列接続となるよう複数個の電
体を積層接続し外装を施し一体化してなるものであり、
積層接続の手段としてはあらかじめ素体両面に銀ペース
トを塗布焼付けし形成した電極同志を直接ま′ｆＣは金
属板を介してハンダ付によって行うようにしていた。し
かしながらこのような手段によシ得たバリスタは！ν続
手段としてハンダ付を行っているため銀喰われ現象が発
生し素体に対するｔＩＩ極の接触状態を悪くしさらに並
属板を用いた場合電体と金楓板の熱膨張係数の違いから
長期の使用中の熱ｉｇ隼でＮ極はがれが発生し各巣体間
の接触状態をさらに恐くシ、いずれにしても耐サージ特
性を劣化する結果になっていた。そのためノ＼ンダを用
いることなく各素体をスプリングを用いて圧接する手段
も考えられるが電体表面がミクロ的にはＨ６となってい
るため電極…ｊ接触が点接触状態となシ、電流の局部集
中が発生し電極破壊を引き起こし結局Ｆｉ耐サージ特性
の劣化となり開題解決に１・まいたらなかった。
吸収能力を超えた各種回路に使用するバリスタの構造と
してはあらかじめ直列、並列接続となるよう複数個の電
体を積層接続し外装を施し一体化してなるものであり、
積層接続の手段としてはあらかじめ素体両面に銀ペース
トを塗布焼付けし形成した電極同志を直接ま′ｆＣは金
属板を介してハンダ付によって行うようにしていた。し
かしながらこのような手段によシ得たバリスタは！ν続
手段としてハンダ付を行っているため銀喰われ現象が発
生し素体に対するｔＩＩ極の接触状態を悪くしさらに並
属板を用いた場合電体と金楓板の熱膨張係数の違いから
長期の使用中の熱ｉｇ隼でＮ極はがれが発生し各巣体間
の接触状態をさらに恐くシ、いずれにしても耐サージ特
性を劣化する結果になっていた。そのためノ＼ンダを用
いることなく各素体をスプリングを用いて圧接する手段
も考えられるが電体表面がミクロ的にはＨ６となってい
るため電極…ｊ接触が点接触状態となシ、電流の局部集
中が発生し電極破壊を引き起こし結局Ｆｉ耐サージ特性
の劣化となり開題解決に１・まいたらなかった。
本発明は上記の問題点を解決し製作容易にして確実な接
触状態を確保し特性劣化のないセラミック電子部品の製
造方法を提供することを目的とするものである計 以下本発明の一実１例につき図面を参照して説明する。
触状態を確保し特性劣化のないセラミック電子部品の製
造方法を提供することを目的とするものである計 以下本発明の一実１例につき図面を参照して説明する。
すなわち第１図に示すようにまずセラミック粉末を板状
に成形焼結し一方面に外周縁を残して銀ベース）ｆスク
リーン印刷して８０〜１５０°０で乾燥して乾煉鍜ベー
スシ層（１）を形成し、他方面に外周縁を残して銀ペー
ストをスクリーン印刷し未乾燥銀ペースト層（２）を形
成したバリスタ素体（３〕複敞個を準備する。しかして
該バリスタ素体（３）ｌｌ数個を第２図に示すように乾
燥銀ペースト層（１）と未乾燥銀ベース４層（２）部を
接触して極層し８０〜１５０°０で乾燥し、しかる後３
５０〜８００’０で貌付けし、前記乾燥銀ペースト層（
１）と未乾燥銀ペースト層（２）を一体化し第３図に示
すようにバリスタ電体（３）極層間に接続電極（４）を
形成するとともに両麹に位置するバリスタ素体（３）の
外偶面に１１他（５）を形成するようにしてなるもので
おる。
に成形焼結し一方面に外周縁を残して銀ベース）ｆスク
リーン印刷して８０〜１５０°０で乾燥して乾煉鍜ベー
スシ層（１）を形成し、他方面に外周縁を残して銀ペー
ストをスクリーン印刷し未乾燥銀ペースト層（２）を形
成したバリスタ素体（３〕複敞個を準備する。しかして
該バリスタ素体（３）ｌｌ数個を第２図に示すように乾
燥銀ペースト層（１）と未乾燥銀ベース４層（２）部を
接触して極層し８０〜１５０°０で乾燥し、しかる後３
５０〜８００’０で貌付けし、前記乾燥銀ペースト層（
１）と未乾燥銀ペースト層（２）を一体化し第３図に示
すようにバリスタ電体（３）極層間に接続電極（４）を
形成するとともに両麹に位置するバリスタ素体（３）の
外偶面に１１他（５）を形成するようにしてなるもので
おる。
以上のように構成してなる接続手段を有するバリスタの
製造方法によればハンダを用いることなく銀ベースシの
焼付により形成される接続電極（４）を介して？Ｍ数個
のバリスタ素体（３）が接続一体化されるため接続状１
１は確実であシ、加えて銀口貿われ発生の危険性はない
。また特別に金属板なども用いてないため使用中の熱＠
撃による電極はがれなど％１ない。したがって耐サージ
特性劣化のないすぐれた効果を奏すると同時に小形軽量
化に貢献できる。さらにｖＬ極を構成する銀ペースト焼
付けによってバリスタ素体（３）間の接続ができるため
ｍｂ作業が容易でめ夛作業性も大幅に向上できるなど多
くの利点を有する。
製造方法によればハンダを用いることなく銀ベースシの
焼付により形成される接続電極（４）を介して？Ｍ数個
のバリスタ素体（３）が接続一体化されるため接続状１
１は確実であシ、加えて銀口貿われ発生の危険性はない
。また特別に金属板なども用いてないため使用中の熱＠
撃による電極はがれなど％１ない。したがって耐サージ
特性劣化のないすぐれた効果を奏すると同時に小形軽量
化に貢献できる。さらにｖＬ極を構成する銀ペースト焼
付けによってバリスタ素体（３）間の接続ができるため
ｍｂ作業が容易でめ夛作業性も大幅に向上できるなど多
くの利点を有する。
上記実施例でに３個のバリスタ素体を単に積層し内外側
に位置する電極から引出線を導出してな・る直列接続構
造を想定して説明したが、例えば第４図のようにスター
結ａｔ＃造またに第５図に示すデルタ結線構造のものに
％適用できる。図中（６）は引出線、（７）に電極接続
線でめシ上記実施例と同一部分についてに同一符号を付
し説明を省略した。
に位置する電極から引出線を導出してな・る直列接続構
造を想定して説明したが、例えば第４図のようにスター
結ａｔ＃造またに第５図に示すデルタ結線構造のものに
％適用できる。図中（６）は引出線、（７）に電極接続
線でめシ上記実施例と同一部分についてに同一符号を付
し説明を省略した。
また上記実施例でバリスタ素体間接続手段として未乾燥
銀ペースト層と乾燥銀ペースト層とを接触させるように
した場合を例示して説明したが、これに限定されるもの
でになくバリスタ本体同志を接触する一方にのみ未乾燥
銀ペースト層を設けて貌付けるようにしても同効であシ
、この場合は銀ベーストの量が少なくてすむ利点をも有
する。
銀ペースト層と乾燥銀ペースト層とを接触させるように
した場合を例示して説明したが、これに限定されるもの
でになくバリスタ本体同志を接触する一方にのみ未乾燥
銀ペースト層を設けて貌付けるようにしても同効であシ
、この場合は銀ベーストの量が少なくてすむ利点をも有
する。
つぎに実験結果を１とに本発明の一位性について述べる
。まずＺｎ０ ７５モル％、Ｍｇ０１８モル％その他残
部がＢｉｍｉｓａ８ｂｍＯａａＣｏＯ，ＭｎＯｓ。
。まずＺｎ０ ７５モル％、Ｍｇ０１８モル％その他残
部がＢｉｍｉｓａ８ｂｍＯａａＣｏＯ，ＭｎＯｓ。
Ｆ＠１０３．Ｃｒ＊Ｏａ、８１０ｇの組成からなる原料
を調合−成形一睨結して直径１５闘×厚さ１．３１１ｍ
のバリスタ襄体ｖＪＩ数個を作成し銀ペーストの貌
付けによってバリスタ素体を接続一体化した本発明品（
んとめらかじめ形成した′＃Ｌ他同志をハンダ付するこ
とによって接続一体化した従来の参考例品（Ｂ）とあら
かじめ形成した電極同志を墓属板を介してハンダ付する
ことによって接続一体化した従来の畠考例品（Ｃ）との
比較を第６図に示した。すなわち第６図は８×２０μｌ
、２５００Ａ のパルス印加回数に対するバリスタ電
圧変化率を示したものである。
を調合−成形一睨結して直径１５闘×厚さ１．３１１ｍ
のバリスタ襄体ｖＪＩ数個を作成し銀ペーストの貌
付けによってバリスタ素体を接続一体化した本発明品（
んとめらかじめ形成した′＃Ｌ他同志をハンダ付するこ
とによって接続一体化した従来の参考例品（Ｂ）とあら
かじめ形成した電極同志を墓属板を介してハンダ付する
ことによって接続一体化した従来の畠考例品（Ｃ）との
比較を第６図に示した。すなわち第６図は８×２０μｌ
、２５００Ａ のパルス印加回数に対するバリスタ電
圧変化率を示したものである。
試料はいずれもバリスタ素体３個を積層したものである
。第６図から明らかなように従来例品（Ｂ） （Ｃ）い
ずれのものよシも本発明品η）はすぐれた結果を示し本
発明の一位性を実証した。 なお以上はバリスタを例ボ
して説明したがバリスタに限定されることなく例えばセ
ラミックロンダンサ。サーミスタなどのセラミツタ電子
部品にも適用できるものである。
。第６図から明らかなように従来例品（Ｂ） （Ｃ）い
ずれのものよシも本発明品η）はすぐれた結果を示し本
発明の一位性を実証した。 なお以上はバリスタを例ボ
して説明したがバリスタに限定されることなく例えばセ
ラミックロンダンサ。サーミスタなどのセラミツタ電子
部品にも適用できるものである。
以上述べたように本発明によれば板状セラミック電子部
品票体をｖＩ＆個積層する場合電極を構成する導電ペー
ストを胱付ける前に導電ペーストを介して檀み冨ね、し
かる後貌付けて接続一体化することによって製作容易に
して確実な接触状態を確保し特性劣化のないセラミック
電子部品の製造方法を得ることができる。
品票体をｖＩ＆個積層する場合電極を構成する導電ペー
ストを胱付ける前に導電ペーストを介して檀み冨ね、し
かる後貌付けて接続一体化することによって製作容易に
して確実な接触状態を確保し特性劣化のないセラミック
電子部品の製造方法を得ることができる。
【図面の簡単な説明】
第１図〜第３−は本発明の一実施例を示すもので第１図
はバリスタ素体を示す断面図、第２図は第１図に示すバ
リスタ素体をｌｌ数個積み重ねた状態を示す断面図、第
３図は第２図のものを焼付けて複数個のバリスタ素体を
接続一体化した状態を示す断面図、第４図は本発明によ
るバリスタのスター結線構造を示す断面図、第５１図、
は本発明によるバリスタのデルタ結線構造を示す断面図
、第６図はパルス印加回数−バリスタ電圧変化率を示す
特性曲線図である。 特許出願人 マルコン電子株式会社 第１ＩＩ 第２図 フ 第３図 第４図 す 第５図 第ら図 抑 力口 回 委髪 （回 ）３−
はバリスタ素体を示す断面図、第２図は第１図に示すバ
リスタ素体をｌｌ数個積み重ねた状態を示す断面図、第
３図は第２図のものを焼付けて複数個のバリスタ素体を
接続一体化した状態を示す断面図、第４図は本発明によ
るバリスタのスター結線構造を示す断面図、第５１図、
は本発明によるバリスタのデルタ結線構造を示す断面図
、第６図はパルス印加回数−バリスタ電圧変化率を示す
特性曲線図である。 特許出願人 マルコン電子株式会社 第１ＩＩ 第２図 フ 第３図 第４図 す 第５図 第ら図 抑 力口 回 委髪 （回 ）３−
Claims (1)
- 板状セラミック電子部品氷体を複数個積層する場合、前
記電体に塗布し電極を構成する導電ペーストを介して積
み重ね、しかる後焼付けて接続し一体化することを特徴
としたセラミック電子部品のｌＮ造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57083499A JPS58199501A (ja) | 1982-05-17 | 1982-05-17 | セラミツク電子部品の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57083499A JPS58199501A (ja) | 1982-05-17 | 1982-05-17 | セラミツク電子部品の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58199501A true JPS58199501A (ja) | 1983-11-19 |
Family
ID=13804162
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57083499A Pending JPS58199501A (ja) | 1982-05-17 | 1982-05-17 | セラミツク電子部品の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58199501A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56147406A (en) * | 1980-04-17 | 1981-11-16 | Matsushita Electric Industrial Co Ltd | Method of manufacturing laminated voltage nonlinear resistor |
-
1982
- 1982-05-17 JP JP57083499A patent/JPS58199501A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56147406A (en) * | 1980-04-17 | 1981-11-16 | Matsushita Electric Industrial Co Ltd | Method of manufacturing laminated voltage nonlinear resistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4322698A (en) | Laminated electronic parts and process for making the same | |
| JP3535998B2 (ja) | 積層セラミック電子部品 | |
| JPH02135702A (ja) | 積層型バリスタ | |
| JP2535510B2 (ja) | ノイズ吸収素子 | |
| JPS5924535B2 (ja) | 積層複合部品 | |
| JPS58199501A (ja) | セラミツク電子部品の製造方法 | |
| CN217426466U (zh) | 一种堆叠式陶瓷ptc热敏电阻 | |
| JP5577917B2 (ja) | チップバリスタ | |
| JPS636121B2 (ja) | ||
| JPS5969902A (ja) | 三端子型積層バリスタ | |
| JP3058305B2 (ja) | サーミスタ及びその製造方法 | |
| JPS63102218A (ja) | 積層形多端子電子部品 | |
| JP2886724B2 (ja) | 積層型電圧非直線抵抗器の製造方法 | |
| JPH11144997A (ja) | 三端子コンデンサ | |
| JPH0322886Y2 (ja) | ||
| JP3554779B2 (ja) | 非線形誘電体素子 | |
| JPS63258001A (ja) | 抵抗素子 | |
| JPH01259503A (ja) | 積層バリスタ | |
| JPH0945510A (ja) | 積層型電圧非直線抵抗器 | |
| JPS6243327B2 (ja) | ||
| JPH07220908A (ja) | 積層型電圧非直線抵抗器 | |
| JPH011205A (ja) | 限流抵抗素子 | |
| JPS6235253B2 (ja) | ||
| JPS63921B2 (ja) | ||
| JPH0732105B2 (ja) | Ｃｒ複合素子 |