JPS58200170A - 消費電流測定回路 - Google Patents
消費電流測定回路Info
- Publication number
- JPS58200170A JPS58200170A JP57081606A JP8160682A JPS58200170A JP S58200170 A JPS58200170 A JP S58200170A JP 57081606 A JP57081606 A JP 57081606A JP 8160682 A JP8160682 A JP 8160682A JP S58200170 A JPS58200170 A JP S58200170A
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- load
- output
- load current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 25
- 238000005259 measurement Methods 0.000 claims abstract description 11
- 238000012360 testing method Methods 0.000 claims description 20
- 238000012545 processing Methods 0.000 claims description 3
- 238000012937 correction Methods 0.000 abstract description 9
- 238000011990 functional testing Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R21/00—Arrangements for measuring electric power or power factor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は簡単な回路構成で、電気回路の機能試験時の被
測定物内部で消費する電源電流の測定をする回路に関す
るものである。
測定物内部で消費する電源電流の測定をする回路に関す
るものである。
′ （背景技術）
従来の機能試験時の消費電流の測定回路図を第１図に示
す。第１図において、１は機能試験用入力信号源、２は
コンパレータ回路による機能横用回路、３は機能試験時
の負荷抵抗Ｒ１〜ＲＮ、４は演算増幅器による消費電流
測定回路、５は被測定物の如く構成されており、電気回
路特にＩＣなどの被測定物５は機能試験用入力信号源ｌ
より出力される’１１”又はＬ １１レベルの論理信号
入力に対して、内部論理動作を行ない、その結果を出力
端子０ＵＴ−１〜０ＵＴ−Ｎに出力する。そしてこれら
出力端子には、各々Ｒ１〜ＲＮの負荷抵抗３および検出
回路２が接続され、出力レベルが’ Ｈ”の時はＲ，〜
ＲＮを通して、ＩＲＩ〜ＩＲＮ、なる負荷電流が（ｊＮ
Ｄへ流れる。出力レベルがＩｔ Ｌ Ｉｔの時には、各
々ＩＲＩＬ −ＩＲＮＬの出力０１ｉ’ Ｆリーフ電流
のみで−ぼ零となる。又この時検出回路２は、各出力端
子の出力レベルが期待値と一致するか否かを常時看視し
ている。
す。第１図において、１は機能試験用入力信号源、２は
コンパレータ回路による機能横用回路、３は機能試験時
の負荷抵抗Ｒ１〜ＲＮ、４は演算増幅器による消費電流
測定回路、５は被測定物の如く構成されており、電気回
路特にＩＣなどの被測定物５は機能試験用入力信号源ｌ
より出力される’１１”又はＬ １１レベルの論理信号
入力に対して、内部論理動作を行ない、その結果を出力
端子０ＵＴ−１〜０ＵＴ−Ｎに出力する。そしてこれら
出力端子には、各々Ｒ１〜ＲＮの負荷抵抗３および検出
回路２が接続され、出力レベルが’ Ｈ”の時はＲ，〜
ＲＮを通して、ＩＲＩ〜ＩＲＮ、なる負荷電流が（ｊＮ
Ｄへ流れる。出力レベルがＩｔ Ｌ Ｉｔの時には、各
々ＩＲＩＬ −ＩＲＮＬの出力０１ｉ’ Ｆリーフ電流
のみで−ぼ零となる。又この時検出回路２は、各出力端
子の出力レベルが期待値と一致するか否かを常時看視し
ている。
消費電流測定回路４は、被測定物５のＶＤＤ端子に接続
され被測定物内部で消費される電流ＩＤＤおよび出力電
流として外部負荷へ流出するＩＲ１〜ＩＲＮの総合計が
ｌｏとして計測される。
され被測定物内部で消費される電流ＩＤＤおよび出力電
流として外部負荷へ流出するＩＲ１〜ＩＲＮの総合計が
ｌｏとして計測される。
１、 ＝ ＤＵＴ （被測定物）の消費電流＋負荷電流
−＝ ＩＤＤ ＋ＩＲＩ−Ｎ ＝ ＩＤＤ −） ＩＢ
この総合電流の中の負荷電流ＩＲＯ値は、外部負荷抵抗
の大きさおよび”）Ｉ”出力端子の数等の変化により、
その都度弯動する。従って、従来の消費電流測定方法で
は常時外部負荷回路への電流分を含んだ形での測定しか
できないことになる。従って、精度良く測定を行なうた
めには負荷抵抗の値および”Ｈ”出力端子の数等の計算
を常時性ない、補正作業を要するといった欠点があった
。
−＝ ＩＤＤ ＋ＩＲＩ−Ｎ ＝ ＩＤＤ −） ＩＢ
この総合電流の中の負荷電流ＩＲＯ値は、外部負荷抵抗
の大きさおよび”）Ｉ”出力端子の数等の変化により、
その都度弯動する。従って、従来の消費電流測定方法で
は常時外部負荷回路への電流分を含んだ形での測定しか
できないことになる。従って、精度良く測定を行なうた
めには負荷抵抗の値および”Ｈ”出力端子の数等の計算
を常時性ない、補正作業を要するといった欠点があった
。
（発明の課題）
本発明は、従来の消費電流測定の欠点である外部負荷に
よる影響を複雑な計算による補正作業を要スるといった
欠点を除去するため、自動補正同機は、電源供給端子（
ＶＤＤ）より電流の供給をうけ、人力信号に従って行っ
た処理の結果を負荷に出力する被測定回路（５）の、電
源供給端子よりの流入電流と負荷への流出電流（ＩＲ）
の挙である消費電流を測定する回路において、負荷電流
（ＩＲ）と所定の値（ＲＬ）との積に対応する電圧（Ｖ
ｏ ）を発生する負荷電流検出回路（６）と、該電圧（
Ｖｏ）と供給電源電圧（ＶＤＤ）との和又は差に対応す
る電圧を抵抗（Ｒｔ、）を介して前記電源供給端子に提
供することにより供給電流から負荷電流（ＩＲ）を補償
する負荷電流補償回路と、供給電源から電源供給端子に
供給する電流のうち前記負荷電流補償回路により補償さ
れた値を差し引いた電流を計測する消費電流測定回路と
を有ｊるごとき消費電流測定回路にある。
よる影響を複雑な計算による補正作業を要スるといった
欠点を除去するため、自動補正同機は、電源供給端子（
ＶＤＤ）より電流の供給をうけ、人力信号に従って行っ
た処理の結果を負荷に出力する被測定回路（５）の、電
源供給端子よりの流入電流と負荷への流出電流（ＩＲ）
の挙である消費電流を測定する回路において、負荷電流
（ＩＲ）と所定の値（ＲＬ）との積に対応する電圧（Ｖ
ｏ ）を発生する負荷電流検出回路（６）と、該電圧（
Ｖｏ）と供給電源電圧（ＶＤＤ）との和又は差に対応す
る電圧を抵抗（Ｒｔ、）を介して前記電源供給端子に提
供することにより供給電流から負荷電流（ＩＲ）を補償
する負荷電流補償回路と、供給電源から電源供給端子に
供給する電流のうち前記負荷電流補償回路により補償さ
れた値を差し引いた電流を計測する消費電流測定回路と
を有ｊるごとき消費電流測定回路にある。
（発明の構成および作用）
第２図は本発明の一実施例であって、１は機能へ
試験用入力信号源、２はコ／パレータ回路による機能試
験検出回路、３は機能試験時の負荷抵抗Ｉｔ、〜ＲＮ、
４は演算増幅器による消費電流測定回路、５は被６１１
１定物、６は演算増幅器による負荷電流検出回路、７は
演算増幅器による負荷電流補償回路である。
験検出回路、３は機能試験時の負荷抵抗Ｉｔ、〜ＲＮ、
４は演算増幅器による消費電流測定回路、５は被６１１
１定物、６は演算増幅器による負荷電流検出回路、７は
演算増幅器による負荷電流補償回路である。
次にこれら各回路の相互接続および動作について説明す
る。被測定物５の入力端子は機能試験入力信号源１に接
続され、出力端子は負荷抵抗３および検出回路２へ接続
される。ＶＤＤ端子は消費電流測定回路４および負荷電
流補償回路７が接続される。負荷抵抗３の片１μｍｊは
全て短絡し、０■を基準レベルとする負荷電流検出回路
６の入力端子に接続される。負荷電流検出回路６の出力
端子は負荷電流補償回路７の入力に接続する。被測定物
５の出力は機能試験入力信号源ｌより出力される”Ｈ”
又はＬ”レベルの論理信号に基づき、内部論理動作を行
ないその結果を出力端子に１１”又は”Ｌ Ｉ＋ レベ
ルと、して出力される。検出回路２は、この出力の°’
Ｈ−”１・″を機能試験中は常時看視して、期待値と比
較し、判断処理を行なう。この時負荷抵抗３には、被測
定物５の出力がＨ”レベルになるとＩＲ１＝ＩＲＮの電
流が流れる。負荷電流検出回路６は、′串流−電圧変換
回路又はケルビンカ式による電流検出回路を使用するこ
とにより容易に実現できる。負荷電流補償回路７は、演
算増幅器を使用した反転増幅器および差動増幅器を組合
せた回路により実現できる。他は全て従来の測定回路で
第１図で説明したものと同じである。このＩＲ１〜ＩＲ
Ｎの電流は０■を基準レベルとした負荷電流検出回路の
電流検出抵抗ＲＬを通して流れるため検出抵抗の両端に ■ｏコニ−Ｉａｌ＋ ＩＲ２＋・・・＋ＩＲＮ） Ｘ
ｋ［Ｖ）の電圧降下を生じる。負荷電流補償回路７の入
力には、負荷電流検出回路６の出力電圧■。と、被測定
物５のＶＤＤ端子に供給する電圧の基準電圧の２つが印
加され、この２つの電圧を加算あるいは減算させること
により、常にｖＤＤ供給電圧より負荷電流検出回路６で
発生する電圧分だけ高い電圧Ｖｓが発生する。この′電
圧Ｖｓを負荷電流検出回路６で使用する検出抵抗ＲＬと
同じ値の抵抗７ａを介して被測定物５のＶＤＤ端子に接
続することにより、被測定物５の出力端子より流出する
負荷電流（ＩＲ１〜ＩＲＮ）は、負荷電流補償回路７よ
り全（同じ値の電流が供給され、見掛上キャンセルされ
ることになり、消費電流測定回路４には負荷電流は流れ
ないため、被測定物５の内部で消費する電流のみを供給
することになり、精度良（消費電流測定が行なえる。
る。被測定物５の入力端子は機能試験入力信号源１に接
続され、出力端子は負荷抵抗３および検出回路２へ接続
される。ＶＤＤ端子は消費電流測定回路４および負荷電
流補償回路７が接続される。負荷抵抗３の片１μｍｊは
全て短絡し、０■を基準レベルとする負荷電流検出回路
６の入力端子に接続される。負荷電流検出回路６の出力
端子は負荷電流補償回路７の入力に接続する。被測定物
５の出力は機能試験入力信号源ｌより出力される”Ｈ”
又はＬ”レベルの論理信号に基づき、内部論理動作を行
ないその結果を出力端子に１１”又は”Ｌ Ｉ＋ レベ
ルと、して出力される。検出回路２は、この出力の°’
Ｈ−”１・″を機能試験中は常時看視して、期待値と比
較し、判断処理を行なう。この時負荷抵抗３には、被測
定物５の出力がＨ”レベルになるとＩＲ１＝ＩＲＮの電
流が流れる。負荷電流検出回路６は、′串流−電圧変換
回路又はケルビンカ式による電流検出回路を使用するこ
とにより容易に実現できる。負荷電流補償回路７は、演
算増幅器を使用した反転増幅器および差動増幅器を組合
せた回路により実現できる。他は全て従来の測定回路で
第１図で説明したものと同じである。このＩＲ１〜ＩＲ
Ｎの電流は０■を基準レベルとした負荷電流検出回路の
電流検出抵抗ＲＬを通して流れるため検出抵抗の両端に ■ｏコニ−Ｉａｌ＋ ＩＲ２＋・・・＋ＩＲＮ） Ｘ
ｋ［Ｖ）の電圧降下を生じる。負荷電流補償回路７の入
力には、負荷電流検出回路６の出力電圧■。と、被測定
物５のＶＤＤ端子に供給する電圧の基準電圧の２つが印
加され、この２つの電圧を加算あるいは減算させること
により、常にｖＤＤ供給電圧より負荷電流検出回路６で
発生する電圧分だけ高い電圧Ｖｓが発生する。この′電
圧Ｖｓを負荷電流検出回路６で使用する検出抵抗ＲＬと
同じ値の抵抗７ａを介して被測定物５のＶＤＤ端子に接
続することにより、被測定物５の出力端子より流出する
負荷電流（ＩＲ１〜ＩＲＮ）は、負荷電流補償回路７よ
り全（同じ値の電流が供給され、見掛上キャンセルされ
ることになり、消費電流測定回路４には負荷電流は流れ
ないため、被測定物５の内部で消費する電流のみを供給
することになり、精度良（消費電流測定が行なえる。
以上説明したように第１の実施例では、被測定物５の出
力端子より流出する負荷電流の補正計算が負荷電流検出
回路および補償回路の働きにより自動的に供給されるこ
とから、下記に示す様な利点がある。
力端子より流出する負荷電流の補正計算が負荷電流検出
回路および補償回路の働きにより自動的に供給されるこ
とから、下記に示す様な利点がある。
１ 複雑な補正計算が不較。
２、 ＤＵＴの消費電流と負荷流出電流が無関係になる
ため精度良（測定ができる。
ため精度良（測定ができる。
３、外部負荷抵抗は被測定物の出力端子の駆動能力で制
限された値まで下げられるため、周波数応答性が良（な
る。
限された値まで下げられるため、周波数応答性が良（な
る。
４、被測定物の出力端子数は、測定の制限条件にならな
い。
い。
第１の実施例では被測定物としてＰ−ＣＨ，ＦＥＴによ
るオープンドレイン出力形式で説明しであるが、外部負
荷抵抗を通して、出力端子より流出電流か有る場合は負
荷電流検出および補償回路の働きにより電流補正効果が
生ずる。
るオープンドレイン出力形式で説明しであるが、外部負
荷抵抗を通して、出力端子より流出電流か有る場合は負
荷電流検出および補償回路の働きにより電流補正効果が
生ずる。
（１１ＰＮＰ）ランジスタのオーブンコレクタ出力の場
合を第３図に示す。
合を第３図に示す。
（２１Ｎ−Ｃｌ、ＦＥＴによるソースホロウ出力の場合
を第４図に示す。
を第４図に示す。
ｔ：３１ ＮＰＮ）ランジスタによるエミッタホロウ
出力の場合を第５図に示す。
出力の場合を第５図に示す。
又前述の実施例では消費電流測定回路および負荷′電流
検出回路として、電流−電圧変換回路を使用しているが
、ケルビン方式による電流センス方式でも同様の効果が
生ずる。この例を第６図に示す。
検出回路として、電流−電圧変換回路を使用しているが
、ケルビン方式による電流センス方式でも同様の効果が
生ずる。この例を第６図に示す。
第３図〜第６図の実施例は被測定物の出力形態の相違の
みで他は全て同じものである。
みで他は全て同じものである。
（発明の効果）
本発明は負荷電流補償回路を有しているので、外部負荷
に流出する電流の補償が自動的に行なえる利点があり、
被測定物の出力端子の数および負荷抵抗の大小等の制限
が大幅に緩和するので機能試験時の消費電流測定に利用
することができる。
に流出する電流の補償が自動的に行なえる利点があり、
被測定物の出力端子の数および負荷抵抗の大小等の制限
が大幅に緩和するので機能試験時の消費電流測定に利用
することができる。
【図面の簡単な説明】
第１図は従来の消費′電流測定方法による回路図、第２
図は本発明の測定方法による第１の実施例の回路図、第
３図、第４図、第５図および第６図は本発明による他の
実施例の回路図である。 １・・機能試験用入力信号源 ２・・・コンパレータ回路による機能検出回路３・・・
機能試験時の負荷抵抗Ｒ１〜ＲＮ４・・・演算増幅器に
よる消費電流測定回路５・・・被測定物 ６・・・演算増幅器による負荷電流検出回路７・・・演
算増幅器による負荷電流検出回路特 許 出 願
人 沖電気工業株式会社 特許出願代理人 弁理士 山 本 恵 −
図は本発明の測定方法による第１の実施例の回路図、第
３図、第４図、第５図および第６図は本発明による他の
実施例の回路図である。 １・・機能試験用入力信号源 ２・・・コンパレータ回路による機能検出回路３・・・
機能試験時の負荷抵抗Ｒ１〜ＲＮ４・・・演算増幅器に
よる消費電流測定回路５・・・被測定物 ６・・・演算増幅器による負荷電流検出回路７・・・演
算増幅器による負荷電流検出回路特 許 出 願
人 沖電気工業株式会社 特許出願代理人 弁理士 山 本 恵 −
Claims (1)
- 電源供給端子（ＶＤＤ ）より電流の供給をうけ、入力
信号に従って行った処理の結果を負荷に出力する被測定
回路（５）の、電源供給端子よりの流入電流と負荷への
流出電流（ＩＲ）の差である消費電流を測定する回路に
おいて、負荷電流（ＩＲ）と所定の値（ＲＬ）との積に
対応する電圧（Ｖｏ ）を発生する負荷電流検出回路（
６）と、該電圧（Ｖｏ）と供給電源電圧（ＶＤＤ ）と
の和又は差に対応する電圧を抵抗（Ｒｔ、）を介して前
記電源供給端子に提供することにより供給電流から負荷
電流（ＩＲ）を補償する負荷電流補償回路と、供給電源
から電源供給端子に供給する電流のうち前記負荷電流検
出回路により補償された値を差し引いた電流を計測する
消費電流測定回路とを有することを特徴とする消費電流
測定回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57081606A JPS58200170A (ja) | 1982-05-17 | 1982-05-17 | 消費電流測定回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57081606A JPS58200170A (ja) | 1982-05-17 | 1982-05-17 | 消費電流測定回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58200170A true JPS58200170A (ja) | 1983-11-21 |
| JPH0366622B2 JPH0366622B2 (ja) | 1991-10-18 |
Family
ID=13750971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57081606A Granted JPS58200170A (ja) | 1982-05-17 | 1982-05-17 | 消費電流測定回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58200170A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02143172A (ja) * | 1988-11-25 | 1990-06-01 | Nec Corp | ロジックアナライザ |
| EP1550878A1 (en) * | 2003-12-31 | 2005-07-06 | Teradyne, Inc. | Parallel source/capture architecture for automatic test equipment |
-
1982
- 1982-05-17 JP JP57081606A patent/JPS58200170A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02143172A (ja) * | 1988-11-25 | 1990-06-01 | Nec Corp | ロジックアナライザ |
| EP1550878A1 (en) * | 2003-12-31 | 2005-07-06 | Teradyne, Inc. | Parallel source/capture architecture for automatic test equipment |
| US7230553B2 (en) | 2003-12-31 | 2007-06-12 | Teradyne, Inc. | Parallel source/capture architecture |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0366622B2 (ja) | 1991-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5057774A (en) | Apparatus for measuring the quiescent current of an integrated monolithic digital circuit | |
| US4216424A (en) | Method and apparatus for testing electrolytic capacitors | |
| US5959463A (en) | Semiconductor test apparatus for measuring power supply current of semiconductor device | |
| US3928795A (en) | Contact tester | |
| JPS58200170A (ja) | 消費電流測定回路 | |
| JP3105446B2 (ja) | 反転増幅回路のテスト回路 | |
| JP2580064Y2 (ja) | 四端子測定回路 | |
| KR100463335B1 (ko) | 반도체 검사장치, 반도체 집적회로 및 반도체 검사방법 | |
| JP2001004703A (ja) | 電圧電流発生測定装置及びこれを用いる半導体試験装置の電圧電流発生測定装置 | |
| KR100614646B1 (ko) | 내장형 전류 감지 회로 및 그것의 전류 테스팅 방법 | |
| JPS649594B2 (ja) | ||
| JP3143036B2 (ja) | 抵抗率測定回路 | |
| JPS5823590B2 (ja) | ソクテイソウチ | |
| JPH05870Y2 (ja) | ||
| KR0170349B1 (ko) | 기능 벡터를 이용한 고속 전류 측정회로 | |
| JP2000206175A (ja) | Ｌｓｉ電流測定装置 | |
| JPS61221681A (ja) | Ｉｃ検査システム | |
| JPS61228369A (ja) | Ｉｃ検査システム | |
| JPH06148264A (ja) | リーク電流の測定方法 | |
| SU1170376A1 (ru) | Устройство дл измерени нестабильности сопротивлени электрических контактов | |
| JP2737442B2 (ja) | 接続検査装置 | |
| JPH04253351A (ja) | 接触抵抗の測定方法 | |
| JPS5828544B2 (ja) | 電圧印加電流測定回路 | |
| JP2963234B2 (ja) | 高速デバイス試験方法 | |
| KR20000006076A (ko) | 반도체시험장치용바이어스전원회로 |