JPS5820026A - 発振回路 - Google Patents
発振回路Info
- Publication number
- JPS5820026A JPS5820026A JP56119767A JP11976781A JPS5820026A JP S5820026 A JPS5820026 A JP S5820026A JP 56119767 A JP56119767 A JP 56119767A JP 11976781 A JP11976781 A JP 11976781A JP S5820026 A JPS5820026 A JP S5820026A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- transfer
- input terminal
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
- H03K3/0231—Astable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、４１１Ｋ発振周波数特性を改善した発振回
路に関する。
路に関する。
パルス発生回路は、電子装置の回路動作源になるなど、
電子回路の中では重要な回路の一つである・とのＩ譬ル
ス発生回路には、種々の回路が提案されて−るが、簡単
な構成で高牟積化が可能勢の多くの利点を有するＣＢ発
振回路が多用されて−る。このＣＢ発振回路（以下単に
発振回路と称する）は、キヤ／４シタと抵抗の時定数に
応じた周波数のｊ臂ルスを発生する回路である。乙のよ
うな発振回路は、従来第１図（ム）Ｋ示すように電源間
ｖＤＤ−ｖＩＩＫＮチャネＡ ＭＯａシランシスｊｌ都
からなる電源転送ｒ−ト回路テ、買（以下単に転送ｒ−
）回路と称す）を備え、との転送ｒ−）回路テｒｗを介
して電源電圧が供給される今ヤ／譬シタＣｘおよび抵抗
ＢｘＯ並列並列Ｃ１賂 回路．ｌ・１のキャパシタＣｘと抵抗ｌｘＯ時定数に応
じて発生する電圧Ｖｉに対して所定の周波数を有するＩ
４ルスｖ．ｌｌｔを発生するシ．建ットｒート回路１ｊ
が設けられ、とのｄルスｖ＊ｍｔが転送１’ −ート回
路ＴｒＮ（Ｄｌ”−）に供給される．なお、通常とのよ
うな発振回路がＩＣ化される場合、Ｉｃ内部ｆＪＫ対し
てＣＲＩＩＩＩｒｌは１個の／譬ツドに外付される．こ
のような発振回路にお−て、電圧ｖ４がＶｓｇ（以下ｒ
ＯＪレベル）であれば、シ．建ツ）ｒ−ト回路１２の出
力電圧ｖｅａｔはＶＤＤ Ｃ以下「１」レベル）となり
、転送ダート回路テ，Ｎはオン、すなわち導通状態とな
る。したがって、電源電圧ＶＤＤがＣ１回路１１へ供給
され、電圧Ｖ（は「１」レベルへ上昇する・このときの
電圧ｖ４の立上り時間は、トランジスタＴｒ）ｆのオン
抵抗とキャパシタＣｘの時定数Ｋｆｔｆｔ的する・との
電圧Ｖ（が上昇する過程でシａｔッ）？−）回路１２の
高レベル閾値電圧Ｖ１ｍを越えた瞬間に１このｒ−）回
路１２は反転し出力電圧Ｖ，，ｉはｒｌＪレベルからｒ
ＯＪレベルへ変化する・ヒのとき、通常電圧Ｖ（が発生
する端子の負荷容量は、電圧Ｖｅｎｔが発生する端子の
負荷容量より相轟大きい丸め、電圧ｖｅａｔの立下りは
、電圧ｖ４の立上ｂＫ比較して瞬時である・そして、と
の電圧ｖ，，， （ ｒ Ｏ Ｊレベル）Ｋよりて転送
ｆ−）回路？，）ｆは非導通となり、電圧ｖ４は上昇を
停止して、Ｃ１回路１１のＣ８〜時定数に応じて立下り
始める・とＯ電圧ｖ４がシ．ンットｒート回路１１の低
レベル閾値電圧Ｖ！−を下まわうた瞬間に、シ．電ット
ｒ−）回路１２は反転し出力電圧ｖ．１１ｔはｒＯＪレ
ベルから「１」レベルへ変化する゛。このときの電圧ｖ
ｅａｔの立上すも立下りと同様に瞬時である。このよう
な動作を繰り返すととｋよりて、所定の周波数の発振Δ
ルスを得ることができる◎第１図（ＩＩ）は、シーｔｙ
）？−）１１路１４が正相動作、すなわち第１図（Ａ）
Ｋ示すシｈ々ットダート回路１２から発生すゐ／豐ル
スＯ反転／４ルスを発生する発振−路である・したがり
て、転送ｒ−）回路！１，はＰチャネルＭ（Ｍｌ ）ラ
ンジスタ等からなる・なお、他の構成および動作は上記
第１図（ム）の発振回路と同様である°ため説明は省略
する。
電子回路の中では重要な回路の一つである・とのＩ譬ル
ス発生回路には、種々の回路が提案されて−るが、簡単
な構成で高牟積化が可能勢の多くの利点を有するＣＢ発
振回路が多用されて−る。このＣＢ発振回路（以下単に
発振回路と称する）は、キヤ／４シタと抵抗の時定数に
応じた周波数のｊ臂ルスを発生する回路である。乙のよ
うな発振回路は、従来第１図（ム）Ｋ示すように電源間
ｖＤＤ−ｖＩＩＫＮチャネＡ ＭＯａシランシスｊｌ都
からなる電源転送ｒ−ト回路テ、買（以下単に転送ｒ−
）回路と称す）を備え、との転送ｒ−）回路テｒｗを介
して電源電圧が供給される今ヤ／譬シタＣｘおよび抵抗
ＢｘＯ並列並列Ｃ１賂 回路．ｌ・１のキャパシタＣｘと抵抗ｌｘＯ時定数に応
じて発生する電圧Ｖｉに対して所定の周波数を有するＩ
４ルスｖ．ｌｌｔを発生するシ．建ットｒート回路１ｊ
が設けられ、とのｄルスｖ＊ｍｔが転送１’ −ート回
路ＴｒＮ（Ｄｌ”−）に供給される．なお、通常とのよ
うな発振回路がＩＣ化される場合、Ｉｃ内部ｆＪＫ対し
てＣＲＩＩＩＩｒｌは１個の／譬ツドに外付される．こ
のような発振回路にお−て、電圧ｖ４がＶｓｇ（以下ｒ
ＯＪレベル）であれば、シ．建ツ）ｒ−ト回路１２の出
力電圧ｖｅａｔはＶＤＤ Ｃ以下「１」レベル）となり
、転送ダート回路テ，Ｎはオン、すなわち導通状態とな
る。したがって、電源電圧ＶＤＤがＣ１回路１１へ供給
され、電圧Ｖ（は「１」レベルへ上昇する・このときの
電圧ｖ４の立上り時間は、トランジスタＴｒ）ｆのオン
抵抗とキャパシタＣｘの時定数Ｋｆｔｆｔ的する・との
電圧Ｖ（が上昇する過程でシａｔッ）？−）回路１２の
高レベル閾値電圧Ｖ１ｍを越えた瞬間に１このｒ−）回
路１２は反転し出力電圧Ｖ，，ｉはｒｌＪレベルからｒ
ＯＪレベルへ変化する・ヒのとき、通常電圧Ｖ（が発生
する端子の負荷容量は、電圧Ｖｅｎｔが発生する端子の
負荷容量より相轟大きい丸め、電圧ｖｅａｔの立下りは
、電圧ｖ４の立上ｂＫ比較して瞬時である・そして、と
の電圧ｖ，，， （ ｒ Ｏ Ｊレベル）Ｋよりて転送
ｆ−）回路？，）ｆは非導通となり、電圧ｖ４は上昇を
停止して、Ｃ１回路１１のＣ８〜時定数に応じて立下り
始める・とＯ電圧ｖ４がシ．ンットｒート回路１１の低
レベル閾値電圧Ｖ！−を下まわうた瞬間に、シ．電ット
ｒ−）回路１２は反転し出力電圧ｖ．１１ｔはｒＯＪレ
ベルから「１」レベルへ変化する゛。このときの電圧ｖ
ｅａｔの立上すも立下りと同様に瞬時である。このよう
な動作を繰り返すととｋよりて、所定の周波数の発振Δ
ルスを得ることができる◎第１図（ＩＩ）は、シーｔｙ
）？−）１１路１４が正相動作、すなわち第１図（Ａ）
Ｋ示すシｈ々ットダート回路１２から発生すゐ／豐ル
スＯ反転／４ルスを発生する発振−路である・したがり
て、転送ｒ−）回路！１，はＰチャネルＭ（Ｍｌ ）ラ
ンジスタ等からなる・なお、他の構成および動作は上記
第１図（ム）の発振回路と同様である°ため説明は省略
する。
ととるで、このような発振回路は、具体的には第２図に
示すよう．な回路構□成である・すなわち、ＩＣ内部１
１は、シＪ＆々ット？−）回路１１または１４の代ｂＫ
複数のイン／嗜−ＩＩＩ〜１４が直列に接続して設けら
れ、この初段のインｚｌ−夕２１の入力端子とＣ１回路
１１の電圧ｖ１を発生する端子間に直列に．抵抗Ｒ１が
設けられる。さらにインバー１１１の入力端子とイン／
ｆ − Ｊ ｊ ＃の出力端子間に抵抗Ｒ，が設けられ
、ヒの抵抗Ｒ１ｙＲ１Ｏ比率およびイン／童−タ２１の
出力端子から発生する信号φに応じて発生する分圧電圧
Ｖ．が初段のインバータ２１の入力端子に供給される。
示すよう．な回路構□成である・すなわち、ＩＣ内部１
１は、シＪ＆々ット？−）回路１１または１４の代ｂＫ
複数のイン／嗜−ＩＩＩ〜１４が直列に接続して設けら
れ、この初段のインｚｌ−夕２１の入力端子とＣ１回路
１１の電圧ｖ１を発生する端子間に直列に．抵抗Ｒ１が
設けられる。さらにインバー１１１の入力端子とイン／
ｆ − Ｊ ｊ ＃の出力端子間に抵抗Ｒ，が設けられ
、ヒの抵抗Ｒ１ｙＲ１Ｏ比率およびイン／童−タ２１の
出力端子から発生する信号φに応じて発生する分圧電圧
Ｖ．が初段のインバータ２１の入力端子に供給される。
そしてイン”−ｆｉｌｌの出力端子から発生する信号φ
が電源ＶＤＤをＣ１回路１１へ供給するＰチャネルＭＤ
８ ）ッンジスタ等からなる転送ｒート回路テｒ，のｒ
ートへ供給される。
が電源ＶＤＤをＣ１回路１１へ供給するＰチャネルＭＤ
８ ）ッンジスタ等からなる転送ｒート回路テｒ，のｒ
ートへ供給される。
とのような発振回路において、いま電圧ｖ４が減少し始
め、イン／寸−タ：Ｊ１ｅｚｚの出力信号がそれぞれ「
０」レベル、「１」レベルとした場合、電圧Ｖ（が嬉３
図に示すように低レベル閾値電圧ＶＺＬｔで下がりた瞬
間、イン／電−！２１、１１は反転する。このときの電
圧ＶｔＸ，は、となり、とこで Ｒ１，Ｒ−・・・抵抗１１．翼３の各抵抗値Ｖｔｈ１＝
４７ Ｉ？ −７ｊ Ｉ Ｏｊｌ 値電圧であゐ。し
九がって、インバーＩＩＩの出力信号φは「Ｏ」レベル
と１ｂ、出力段のイン／ｆ −夕１４の出力信号ｖ＊ｕ
ｔは「１」レベルからｒＯＪレベルへ瞬時に変化し、転
送ｒ−ト回路テｒｐは導通状態となる・この転送？−）
回路〒、、によりて、Ｃ冨回路１１へ電源ＶＤＤが供給
され、電圧ｖ４は上昇し始める・この電圧Ｖ（が、第３
図に示すように高レベル閾値電圧”ＩＨｌで上がった瞬
間、イン・◆−タｚ ｘ ｔ ｘ ｚは反転し、それぞ
れの出力信号唸「１」レベルからｒＯＪレベル、ｒＯＪ
し→ルから「１」レベルへ変化する・このときの電圧ｖ
ｘｘは となる。したがって出力段のイン・櫂−１１４０出力信
号ｖｏｕｔはｒＯＪレベルから「１」レベルへ瞬時に変
化し、転送？−）回路！１．は非導通状態となる。この
転送ダート回路テ１．によりて、ＯＲ回路１１への電源
電ＦＥＶＤＤ供給は停止され、電圧ｖ４は減少し始める
・ヒのような動作が繰り返されるととＫよりて、出力段
のイ／ｄ−タ２４から第３図に示すようなＩ譬ルスｖｅ
ａｔが発生する・ ところで、このように発生される／４ルスＶ、ａｔ（’
周期Ｔ、すなわちｓＩ３図に示す期間Ｔ１と期間？。
め、イン／寸−タ：Ｊ１ｅｚｚの出力信号がそれぞれ「
０」レベル、「１」レベルとした場合、電圧Ｖ（が嬉３
図に示すように低レベル閾値電圧ＶＺＬｔで下がりた瞬
間、イン／電−！２１、１１は反転する。このときの電
圧ＶｔＸ，は、となり、とこで Ｒ１，Ｒ−・・・抵抗１１．翼３の各抵抗値Ｖｔｈ１＝
４７ Ｉ？ −７ｊ Ｉ Ｏｊｌ 値電圧であゐ。し
九がって、インバーＩＩＩの出力信号φは「Ｏ」レベル
と１ｂ、出力段のイン／ｆ −夕１４の出力信号ｖ＊ｕ
ｔは「１」レベルからｒＯＪレベルへ瞬時に変化し、転
送ｒ−ト回路テｒｐは導通状態となる・この転送？−）
回路〒、、によりて、Ｃ冨回路１１へ電源ＶＤＤが供給
され、電圧ｖ４は上昇し始める・この電圧Ｖ（が、第３
図に示すように高レベル閾値電圧”ＩＨｌで上がった瞬
間、イン・◆−タｚ ｘ ｔ ｘ ｚは反転し、それぞ
れの出力信号唸「１」レベルからｒＯＪレベル、ｒＯＪ
し→ルから「１」レベルへ変化する・このときの電圧ｖ
ｘｘは となる。したがって出力段のイン・櫂−１１４０出力信
号ｖｏｕｔはｒＯＪレベルから「１」レベルへ瞬時に変
化し、転送？−）回路！１．は非導通状態となる。この
転送ダート回路テ１．によりて、ＯＲ回路１１への電源
電ＦＥＶＤＤ供給は停止され、電圧ｖ４は減少し始める
・ヒのような動作が繰り返されるととＫよりて、出力段
のイ／ｄ−タ２４から第３図に示すようなＩ譬ルスｖｅ
ａｔが発生する・ ところで、このように発生される／４ルスＶ、ａｔ（’
周期Ｔ、すなわちｓＩ３図に示す期間Ｔ１と期間？。
を求めると、まず電圧ｖ４が低レベル間値電圧ＶＩＬｔ
で下がり、そのとき反転してインバーｌｘｚ、ｘ４の各
出力信号φ＊ ｖｏｕｔが「０」レベル（Ｗａｓ）にな
りた場合、第４図（ム）に示す如く信号ＩＩ （ｒｏｂ
）が転送ｒ−）回路’ｒ、、ｏｒ−トに供給され、ヒの
ｒ−）回路〒１は導通状態とな抄、電圧Ｖ＜は上昇し始
める・とのような場合、第４図（ＩＩ）に示すような等
価回路が成立する。
で下がり、そのとき反転してインバーｌｘｚ、ｘ４の各
出力信号φ＊ ｖｏｕｔが「０」レベル（Ｗａｓ）にな
りた場合、第４図（ム）に示す如く信号ＩＩ （ｒｏｂ
）が転送ｒ−）回路’ｒ、、ｏｒ−トに供給され、ヒの
ｒ−）回路〒１は導通状態とな抄、電圧Ｖ＜は上昇し始
める・とのような場合、第４図（ＩＩ）に示すような等
価回路が成立する。
すなわち、イン、４−１１１（Ｄ反転動作に対応するス
イッチ譚がオンし、転送ゲート回路Ｔｒ、 （Ｄオン抵
抗を抵抗Ｒ，とした場合、電源電圧ＶＤＤに応じて電流
「（１＋イ漏」が抵抗−を介して、Ｃｎ回路１１１Ｄｄ
Ｐヤー譬シｊｌ Ｃｘ、抵抗ｌ！および抵抗Ｒ１，Ｒ−
へ流れる・このときの電圧ＶＤＤ・電流ｒ （ｓ ＋４
＊ ＪＯ関係式は下記のようになる。すなわち、 ＶＤＤ−（イｓ （’）＋ （ｓ （ｔ） ） ・Ｒｓ
十ｃ、 ／ （ｔ （ｔ）、ｄｔ＋ Ｖｌｌ＝ （４
＊ （ｔ）＋ ｉｓ （ｔ）） ・−＋Ｒ／（寓（
１） ・・・・・・・・・・・・（３）ただし、 である・このとき、初期値は、 となる・したがりて、上記式（ａ） 、 （４） 、
（ｓ） ｅ （ａ）よとなり、ζこで である。、さらに、電圧Ｖ１ｍは Ｖｘｘ −１７’ ＜１（？ｔ ） ・
・・・１曲（９）であるから−上記式（η、（８）より
期間Ｔｔはとなる・次に電圧Ｖ（が期間ＴＩ後高レしル
閾値電圧Ｖ！菖に壜で上がり、イン・青−１１２，１１
４の各出力信号φ、ｖｏｕｔがｒｌＪレベル（ｖＤＤ）
Ｋなりた場合、館５図（Ａ） Ｋ示す如く信号−（ｒｌ
Ｊ）が□転送ｒ−）回路Ｔｒｐのｒ−）ｇ供給され、と
のｒ−）回路Ｔｒｐは非導通状態となり・、電圧Ｖ（は
減少し始める。このような場合、第５図（呻に示すよう
な等価回路が成立する０すなわち、スイッチ帽がオンし
、電源電圧ＶＤＤに応じて電流ｒ ４．ｓ ＋（ａ Ｊ
が抵抗Ｒｔ −１ｓ を介Ｌ”ＣｌＣＲＩＩ回路１１０
抵抗−およびキャー４シメｃｘそれぞれへ分流する。こ
のとき、電流（ｌが抵抗Ｒ１へ、ま九電流（４がキヤ／
譬シタＣ８へ流れるとした場合、電圧ＶＤＤ・電流ｒ
（ｓ ＋４ａ ＪＯ関係式は下記の様になる。すなわち
、 ＶＤＤ−（（ｓ（ｔ）＋ （ａ（ｔ））・（Ｒｔ ＋Ｎ
ａ ）＋ ４．（ｓ）−ｈｘ・Ｈ４ｓ （ｔ）・％ ＝
ｃ、 ／ ４ ＊Ｃｔ）ａｓ −−−−−−
＝−９４となる。このとき、初期値は、 となる・したがって、上記式（ＩＩ 、（２）、（ロ）
、ａ◆より（ｓ（ｔ）は、 会 となり、ととで である・さらに１電ＥＥＶＩＬは ＶＩＬ Ｉ！ Ｒｘ−（嘗（！鵞）・−・・・・・・・
（ロ）であるから、上記式（２）、（ロ）より期間〒Ｓ
はとなる。したがりて、上記式（転）、（２）よりパル
スＶ、ｗｔＣ’周期Ｔが求められ、それによって周波数
Ｉは となる・このようにＩ４ルスの周波数Ｉは、電源電圧Ｖ
ＤＤ Ｉ電圧Ｖｌｌ Ｉ ＶＩＬに依存しているもので
、この電圧Ｖ！璽ＩＶＩＬは上記式（１） 、 Ｃ２”
）よりインバー１１１の閾値電圧Ｖｔｋｌに依存してい
る・したがりて、もし電圧ｖｔｈｔが電圧ＶＨＯ羨動に
対して比例関係があるとすれば、周波数ｆは電源電圧Ｖ
ＤＤと無関係に一定値となる。しかしながら、インバー
タ２１の閾値電圧Ｖｔｋ ｌは、インバータを構成する
ＰチャネルまたはＮチャネルＭＯ８トランジスタのオン
抵抗が電圧ＶＤＤによって変化するため、実際には電圧
ｖＤＤの変化に対して比例関係を有していない。したか
りて電圧Ｖｌｌ ＝ ＶＩＬも電圧Ｖｌ）Ｉ） Ｏ変化
に対して比例関係がなく、従来の発振回路で社、それか
ら発生するＩｌｌスス周波数ｆが電源電圧Ｖｌ）１）
Ｏ変化に対して変動し、不安定となる欠点がある・との
発明は、上記の事情を鑑みてなされたもので、電源電圧
の変化に対する影響をなくすととＫよって安定な周減数
特性を有するパルスを発生する発振回路を提供すること
を目的とする。
イッチ譚がオンし、転送ゲート回路Ｔｒ、 （Ｄオン抵
抗を抵抗Ｒ，とした場合、電源電圧ＶＤＤに応じて電流
「（１＋イ漏」が抵抗−を介して、Ｃｎ回路１１１Ｄｄ
Ｐヤー譬シｊｌ Ｃｘ、抵抗ｌ！および抵抗Ｒ１，Ｒ−
へ流れる・このときの電圧ＶＤＤ・電流ｒ （ｓ ＋４
＊ ＪＯ関係式は下記のようになる。すなわち、 ＶＤＤ−（イｓ （’）＋ （ｓ （ｔ） ） ・Ｒｓ
十ｃ、 ／ （ｔ （ｔ）、ｄｔ＋ Ｖｌｌ＝ （４
＊ （ｔ）＋ ｉｓ （ｔ）） ・−＋Ｒ／（寓（
１） ・・・・・・・・・・・・（３）ただし、 である・このとき、初期値は、 となる・したがりて、上記式（ａ） 、 （４） 、
（ｓ） ｅ （ａ）よとなり、ζこで である。、さらに、電圧Ｖ１ｍは Ｖｘｘ −１７’ ＜１（？ｔ ） ・
・・・１曲（９）であるから−上記式（η、（８）より
期間Ｔｔはとなる・次に電圧Ｖ（が期間ＴＩ後高レしル
閾値電圧Ｖ！菖に壜で上がり、イン・青−１１２，１１
４の各出力信号φ、ｖｏｕｔがｒｌＪレベル（ｖＤＤ）
Ｋなりた場合、館５図（Ａ） Ｋ示す如く信号−（ｒｌ
Ｊ）が□転送ｒ−）回路Ｔｒｐのｒ−）ｇ供給され、と
のｒ−）回路Ｔｒｐは非導通状態となり・、電圧Ｖ（は
減少し始める。このような場合、第５図（呻に示すよう
な等価回路が成立する０すなわち、スイッチ帽がオンし
、電源電圧ＶＤＤに応じて電流ｒ ４．ｓ ＋（ａ Ｊ
が抵抗Ｒｔ −１ｓ を介Ｌ”ＣｌＣＲＩＩ回路１１０
抵抗−およびキャー４シメｃｘそれぞれへ分流する。こ
のとき、電流（ｌが抵抗Ｒ１へ、ま九電流（４がキヤ／
譬シタＣ８へ流れるとした場合、電圧ＶＤＤ・電流ｒ
（ｓ ＋４ａ ＪＯ関係式は下記の様になる。すなわち
、 ＶＤＤ−（（ｓ（ｔ）＋ （ａ（ｔ））・（Ｒｔ ＋Ｎ
ａ ）＋ ４．（ｓ）−ｈｘ・Ｈ４ｓ （ｔ）・％ ＝
ｃ、 ／ ４ ＊Ｃｔ）ａｓ −−−−−−
＝−９４となる。このとき、初期値は、 となる・したがって、上記式（ＩＩ 、（２）、（ロ）
、ａ◆より（ｓ（ｔ）は、 会 となり、ととで である・さらに１電ＥＥＶＩＬは ＶＩＬ Ｉ！ Ｒｘ−（嘗（！鵞）・−・・・・・・・
（ロ）であるから、上記式（２）、（ロ）より期間〒Ｓ
はとなる。したがりて、上記式（転）、（２）よりパル
スＶ、ｗｔＣ’周期Ｔが求められ、それによって周波数
Ｉは となる・このようにＩ４ルスの周波数Ｉは、電源電圧Ｖ
ＤＤ Ｉ電圧Ｖｌｌ Ｉ ＶＩＬに依存しているもので
、この電圧Ｖ！璽ＩＶＩＬは上記式（１） 、 Ｃ２”
）よりインバー１１１の閾値電圧Ｖｔｋｌに依存してい
る・したがりて、もし電圧ｖｔｈｔが電圧ＶＨＯ羨動に
対して比例関係があるとすれば、周波数ｆは電源電圧Ｖ
ＤＤと無関係に一定値となる。しかしながら、インバー
タ２１の閾値電圧Ｖｔｋ ｌは、インバータを構成する
ＰチャネルまたはＮチャネルＭＯ８トランジスタのオン
抵抗が電圧ＶＤＤによって変化するため、実際には電圧
ｖＤＤの変化に対して比例関係を有していない。したか
りて電圧Ｖｌｌ ＝ ＶＩＬも電圧Ｖｌ）Ｉ） Ｏ変化
に対して比例関係がなく、従来の発振回路で社、それか
ら発生するＩｌｌスス周波数ｆが電源電圧Ｖｌ）１）
Ｏ変化に対して変動し、不安定となる欠点がある・との
発明は、上記の事情を鑑みてなされたもので、電源電圧
の変化に対する影響をなくすととＫよって安定な周減数
特性を有するパルスを発生する発振回路を提供すること
を目的とする。
以下図面を参照してこの発明の一実施例について説明す
る・第６Ｉｌｌはその実施例に係る発振回路の構成を示
すもので、まず上記第２図に示した発振回路のインｄ−
メ２１．１１の代りに例えば演算増幅回路から成ゐ比軟
回路６１が設けられている・この比、較回路としての演
算増幅回路−１は、入力インビーダンスが大きいＭＯ８
トラｙｙｘｐ’＠＊ｍ、 Ｎ、ｔａ’４１１１１１１１
５ ｓ −１０８７６９号に示される如１１回路で、そ
の一方の入力端子（「＋」儒）Ｋは上記直列接続の抵抗
Ｒ１ｓ冨寓の比率および演算増幅回路６１の出力信号φ
に応じて発生する分圧電圧Ｖ、が供給される。さらにそ
の他方入力端子（「−」側）には、電源間ＶＤＤ−Ｖ、
、に設けられる基準電圧発生回路を例えに直列接続の抵
抗Ｒ，，Ｒ，で構成してその各抵抗比率に応じて発生す
る分圧電圧である基準電圧ｖｂが供給される・そしてこ
の演算増幅回路σ１の出力端子から上記ＰチャネルＭＯ
８）ランジス！勢からなる転送ｒ−ト闘賂Ｔ□のｒ−）
に信号φが供給される。なお、他の構成は、上記第２図
に示した発振回路と全く同様であるため、同一符号を付
して説明性省略する。
る・第６Ｉｌｌはその実施例に係る発振回路の構成を示
すもので、まず上記第２図に示した発振回路のインｄ−
メ２１．１１の代りに例えば演算増幅回路から成ゐ比軟
回路６１が設けられている・この比、較回路としての演
算増幅回路−１は、入力インビーダンスが大きいＭＯ８
トラｙｙｘｐ’＠＊ｍ、 Ｎ、ｔａ’４１１１１１１１
５ ｓ −１０８７６９号に示される如１１回路で、そ
の一方の入力端子（「＋」儒）Ｋは上記直列接続の抵抗
Ｒ１ｓ冨寓の比率および演算増幅回路６１の出力信号φ
に応じて発生する分圧電圧Ｖ、が供給される。さらにそ
の他方入力端子（「−」側）には、電源間ＶＤＤ−Ｖ、
、に設けられる基準電圧発生回路を例えに直列接続の抵
抗Ｒ，，Ｒ，で構成してその各抵抗比率に応じて発生す
る分圧電圧である基準電圧ｖｂが供給される・そしてこ
の演算増幅回路σ１の出力端子から上記ＰチャネルＭＯ
８）ランジス！勢からなる転送ｒ−ト闘賂Ｔ□のｒ−）
に信号φが供給される。なお、他の構成は、上記第２図
に示した発振回路と全く同様であるため、同一符号を付
して説明性省略する。
このような発振回路において、いま仮に電圧Ｖ（が減少
し始めると、演算増幅回路１１０正（ｒ＋Ｊ ’）側の
入力電圧Ｖ、が減少し始める・この電圧Ｖ（すなわち電
圧Ｖ、１１１！演算増県回路５１の低レベル閾値電圧Ｖ
ＩＬ １で低下すると、その出力信号φはｒＯＪレベル
になる・すなわち、上記第４図（ム） 、 （Ｂ）に示
すような回路動作が１−！れ、転送ｒ−）回路テ、、０
ｒ−）に信号（ｒｏｂ）が供給され、このグー）Ｉ回路
Ｔｒ、は導通状態となる、したがりて、ＣＢ回路ｔｔｌ
ｃ電源ＶＤＤが供給され、電圧Ｖ（は上昇し始める。こ
のとき、低レベル閾値電圧ＶＩＬは、下記のようＫ１１
２１ｍされる。すなわち、 となる・さらに、電圧ｖ４、すなわち電圧Ｖ、が演算増
幅回路＃ｌの高レベル閾値電圧Ｖ１Ｍ壕で上昇すると、
そｏｍ力信号−は「１」レベルに変化する・すなわち、
上記第Ｓ図（Ａ） 、 （Ｂ）に示すような回路動作が
なされ、転送ダート回路テｒ、のｒ−）に信号φ（ｒｌ
Ｊ）が供給され、この？−）回路１１．は非導通状態と
なる口したがって、Ｃ１回路１１への電源’ＤＤ供給は
停止され、電圧ｖ４は減少し始める＝このとき、高レベ
ル閾値電圧ＷＩＮは、下記のように表現される。
し始めると、演算増幅回路１１０正（ｒ＋Ｊ ’）側の
入力電圧Ｖ、が減少し始める・この電圧Ｖ（すなわち電
圧Ｖ、１１１！演算増県回路５１の低レベル閾値電圧Ｖ
ＩＬ １で低下すると、その出力信号φはｒＯＪレベル
になる・すなわち、上記第４図（ム） 、 （Ｂ）に示
すような回路動作が１−！れ、転送ｒ−）回路テ、、０
ｒ−）に信号（ｒｏｂ）が供給され、このグー）Ｉ回路
Ｔｒ、は導通状態となる、したがりて、ＣＢ回路ｔｔｌ
ｃ電源ＶＤＤが供給され、電圧Ｖ（は上昇し始める。こ
のとき、低レベル閾値電圧ＶＩＬは、下記のようＫ１１
２１ｍされる。すなわち、 となる・さらに、電圧ｖ４、すなわち電圧Ｖ、が演算増
幅回路＃ｌの高レベル閾値電圧Ｖ１Ｍ壕で上昇すると、
そｏｍ力信号−は「１」レベルに変化する・すなわち、
上記第Ｓ図（Ａ） 、 （Ｂ）に示すような回路動作が
なされ、転送ダート回路テｒ、のｒ−）に信号φ（ｒｌ
Ｊ）が供給され、この？−）回路１１．は非導通状態と
なる口したがって、Ｃ１回路１１への電源’ＤＤ供給は
停止され、電圧ｖ４は減少し始める＝このとき、高レベ
ル閾値電圧ＷＩＮは、下記のように表現される。
すなわち、
となる゛。このような、回路動作が繰り返し行なわれる
ととＫよりて、上記第３図に示すよりなノ臂ルスｖ、、
−が出力段のインバータｊ４から発生する。ところで、
このときのＩ譬ルスｖｅａｔ （０８期Ｔ１すなわち第
３図に示す期間〒１ 、！、をそれぞれ求めると、下記
のように表現される・すなわち、上記式（転）、榊より ・・・・・・・・・・・・・・・・・・（２）となり、
したがって期間Ｔ１ｙＴ１は Ｔ、工に１ψＴ１ 軸重……−’ｆ
、 ｘ＝ ｘ、 −７、−軸、、、、−曽と表３ｊ
ｌ＠れ、Ｋ１ 、に、は定数であＬｍ上記式（ハ）、（
２）より、Δルスｖ、ｕｔの周波数ｆはとなる・したが
りて、上記式曽、（ロ）より閾値電圧ＶＩＬ ｔ ｖｘ
ｌは電源電圧ＶＤＤに対して比例関係にあり、上記式（
２ｅ）よ抄周波数ｆは電源電圧ＶＤＤと無関係な定数で
あり、電源電圧ＶＤＤの変動に対して安定である・ 第７図は、上記第６図に示した発振回路のＰチャネルＭ
ＯＩＩ ）ランジスタからなる転送ｒ−）回路〒ｒ９０
代りにＮチャネルＭＯ８）ツンジスメからなる転送ダー
ト回路テ、が設けられ、さらに演算増幅回路ａｌｔ）負
（、ｒ−Ｊ ）側の入力端子に電圧ｖ１が供給され、そ
の正（ｒ＋Ｊ ”）側の入力端子に電圧ｖｂが供給され
る如く構成される発振回路である・すなわち、この発振
（ロ）路は、上記第６図に示した正相動作の発振回路に
対して逆相動作の回路であり、電圧Ｖ４Ｏ変化に対して
発生する演算増幅回路ｇｌｃＪ出力信号１、およびイン
Ｉｆ−メ２４の出力信号層は信号−１■、ｌｔの反転信
号である・なお、他の構成、動作および効果は、第６図
に示した発振回路と同様であるため、同−符号を付して
説明は省略する・第８図は、上記第６図に示した発振回
路に・発・振停止機能を付加した発振回路の構成を示す
、もので、演算増幅回路１７の負Ｃｒ−Ｊ＞側入力端子
に供給される基準電圧Ｖｂを発生する基準電圧゛発生回
路において、電源間ＶＤＤ−Ｖｌｌに抵抗ｉｓ 。
ととＫよりて、上記第３図に示すよりなノ臂ルスｖ、、
−が出力段のインバータｊ４から発生する。ところで、
このときのＩ譬ルスｖｅａｔ （０８期Ｔ１すなわち第
３図に示す期間〒１ 、！、をそれぞれ求めると、下記
のように表現される・すなわち、上記式（転）、榊より ・・・・・・・・・・・・・・・・・・（２）となり、
したがって期間Ｔ１ｙＴ１は Ｔ、工に１ψＴ１ 軸重……−’ｆ
、 ｘ＝ ｘ、 −７、−軸、、、、−曽と表３ｊ
ｌ＠れ、Ｋ１ 、に、は定数であＬｍ上記式（ハ）、（
２）より、Δルスｖ、ｕｔの周波数ｆはとなる・したが
りて、上記式曽、（ロ）より閾値電圧ＶＩＬ ｔ ｖｘ
ｌは電源電圧ＶＤＤに対して比例関係にあり、上記式（
２ｅ）よ抄周波数ｆは電源電圧ＶＤＤと無関係な定数で
あり、電源電圧ＶＤＤの変動に対して安定である・ 第７図は、上記第６図に示した発振回路のＰチャネルＭ
ＯＩＩ ）ランジスタからなる転送ｒ−）回路〒ｒ９０
代りにＮチャネルＭＯ８）ツンジスメからなる転送ダー
ト回路テ、が設けられ、さらに演算増幅回路ａｌｔ）負
（、ｒ−Ｊ ）側の入力端子に電圧ｖ１が供給され、そ
の正（ｒ＋Ｊ ”）側の入力端子に電圧ｖｂが供給され
る如く構成される発振回路である・すなわち、この発振
（ロ）路は、上記第６図に示した正相動作の発振回路に
対して逆相動作の回路であり、電圧Ｖ４Ｏ変化に対して
発生する演算増幅回路ｇｌｃＪ出力信号１、およびイン
Ｉｆ−メ２４の出力信号層は信号−１■、ｌｔの反転信
号である・なお、他の構成、動作および効果は、第６図
に示した発振回路と同様であるため、同−符号を付して
説明は省略する・第８図は、上記第６図に示した発振回
路に・発・振停止機能を付加した発振回路の構成を示す
、もので、演算増幅回路１７の負Ｃｒ−Ｊ＞側入力端子
に供給される基準電圧Ｖｂを発生する基準電圧゛発生回
路において、電源間ＶＤＤ−Ｖｌｌに抵抗ｉｓ 。
Ｒ４と直列接続し九ＮチャネルＭＯｓ）ツンジスタから
なる転送ｒ−）回路Ｔ□が設けられる。
なる転送ｒ−）回路Ｔ□が設けられる。
この転送ダート回路〒１のｒ−）には、発振停止信号−
がインパー１１１１を介して供給される・またこの信号
ｇは、ノアｒ−）回路＃１の一方の入力端子に供給され
、その他方の入力端子には演算増幅回路６１の出力信号
φが供給される・そして仁のノアゲート回路８２の出力
信号がインΔ−ａＳＳを介してＣ１回路１１への電源Ｖ
ＤＤ供給を制御する転送ｒ−）［路Ｔｒ、のゲートに供
給される。なお、他の構成は、上記第６図の発振回路と
同様であるため同一符号を付して説明は省略する・ このような発振回路に訃いて、いｔ電圧ｖ４が上記式（
２）に示す低レベル閾値電圧ｖｔＬｔで低下すると、上
記と同様に演算増幅回路＃ｌの出力信号φはｒＯＪレベ
ルとなり、この信号φ（ｒｏｂ）がノアダート回路ａｊ
＃４：／Ａ−１１３を介して転送ｒ−）回路τｒｐＯｒ
−）に供給される。したがって、転送ｒ−）回路Ｔｒｐ
は導通状態となり、ｃｍ回路１１１１Ｃ電源ＶＤＤが供
給され、電圧ｖ４は上昇し始める。この電圧Ｖ（が上記
式四に示す高レベル閾値電圧Ｖｌｌｔで上がると、演算
増幅回路６１の出力信号φは「０」レベルから「１」レ
ベルへ変化し、この信号φ（ｒｌＪ）がノアｒ−）−路
８２．インバータ＃１を介して転送ｒ−）回路Ｔｒ、の
ｒ−トに供給される・したがりて、転送ｒ−、ト回路Ｔ
オは非導通状態とな抄、Ｃ８回路１１への電源ＶＤＤ供
給は停止され、電圧ｖ４は減少し始める０このような動
作が縁り返されるととＫよりて、出力段のインＡ−１１
４から一ルスｖｅ＋ａｔが発生する。
がインパー１１１１を介して供給される・またこの信号
ｇは、ノアｒ−）回路＃１の一方の入力端子に供給され
、その他方の入力端子には演算増幅回路６１の出力信号
φが供給される・そして仁のノアゲート回路８２の出力
信号がインΔ−ａＳＳを介してＣ１回路１１への電源Ｖ
ＤＤ供給を制御する転送ｒ−）［路Ｔｒ、のゲートに供
給される。なお、他の構成は、上記第６図の発振回路と
同様であるため同一符号を付して説明は省略する・ このような発振回路に訃いて、いｔ電圧ｖ４が上記式（
２）に示す低レベル閾値電圧ｖｔＬｔで低下すると、上
記と同様に演算増幅回路＃ｌの出力信号φはｒＯＪレベ
ルとなり、この信号φ（ｒｏｂ）がノアダート回路ａｊ
＃４：／Ａ−１１３を介して転送ｒ−）回路τｒｐＯｒ
−）に供給される。したがって、転送ｒ−）回路Ｔｒｐ
は導通状態となり、ｃｍ回路１１１１Ｃ電源ＶＤＤが供
給され、電圧ｖ４は上昇し始める。この電圧Ｖ（が上記
式四に示す高レベル閾値電圧Ｖｌｌｔで上がると、演算
増幅回路６１の出力信号φは「０」レベルから「１」レ
ベルへ変化し、この信号φ（ｒｌＪ）がノアｒ−）−路
８２．インバータ＃１を介して転送ｒ−）回路Ｔｒ、の
ｒ−トに供給される・したがりて、転送ｒ−、ト回路Ｔ
オは非導通状態とな抄、Ｃ８回路１１への電源ＶＤＤ供
給は停止され、電圧ｖ４は減少し始める０このような動
作が縁り返されるととＫよりて、出力段のインＡ−１１
４から一ルスｖｅ＋ａｔが発生する。
とヒろで、このように発振動作を行なう発振回路に発振
停止信号１（ｒｌＪレベル）がノアダート回路ａｘ、イ
ン／”−Ｉｌｌを介して転送ｒ−ト回路丁、、０ｒ−）
に供給され、とのｒ−ト回路Ｔ□竺非導通状態となる・
したがりて、演算増幅回路６１の出力信号φとは無関係
に１ＣＲ回路１１への１源ＶＤＤ供給は停止され、電圧
Ｖ（が減少する・また同時に発振停止信号１はインｄ−
メ＃Ｉの入力端子に供給され、このイン／嗜−夕８１の
出力信号（「０」レベル）が転送ｒ−）回路Ｔ■、のｒ
−トに供給され、とのｒ−ト回路Ｔｒ）ｉは非導通状態
となる。したがりて、基準電圧ｖｂの発生が停止され、
不必要な電源消費を防止できる。なお、発振回路が正常
動作、すなわち発振動作中の発振停止信号１はｒＯＪレ
ベルである・ なお、上記実施例において、上記比較回路は演算増幅回
路に＠もず、例えば差動増幅回路など比較機能を有す為
回路であればよい。
停止信号１（ｒｌＪレベル）がノアダート回路ａｘ、イ
ン／”−Ｉｌｌを介して転送ｒ−ト回路丁、、０ｒ−）
に供給され、とのｒ−ト回路Ｔ□竺非導通状態となる・
したがりて、演算増幅回路６１の出力信号φとは無関係
に１ＣＲ回路１１への１源ＶＤＤ供給は停止され、電圧
Ｖ（が減少する・また同時に発振停止信号１はインｄ−
メ＃Ｉの入力端子に供給され、このイン／嗜−夕８１の
出力信号（「０」レベル）が転送ｒ−）回路Ｔ■、のｒ
−トに供給され、とのｒ−ト回路Ｔｒ）ｉは非導通状態
となる。したがりて、基準電圧ｖｂの発生が停止され、
不必要な電源消費を防止できる。なお、発振回路が正常
動作、すなわち発振動作中の発振停止信号１はｒＯＪレ
ベルである・ なお、上記実施例において、上記比較回路は演算増幅回
路に＠もず、例えば差動増幅回路など比較機能を有す為
回路であればよい。
以上詳述したように、この発！ＩＫよれば０１回路の時
定数に応じて発生する電圧の変化を制御し、ヒＯ１！化
する電圧と基準電圧の比較結果に応じてノ譬ルス信号を
発生する比較回路を設けることによって、電源電圧の変
動に対して安定な周波数を有する一ルス信号を発生する
ことができる・さらに発振停止時に上記基準電圧の発生
を停止する手段を設けることによって、不必要な電源消
費を防止できる発振回路を提供することができる・
定数に応じて発生する電圧の変化を制御し、ヒＯ１！化
する電圧と基準電圧の比較結果に応じてノ譬ルス信号を
発生する比較回路を設けることによって、電源電圧の変
動に対して安定な周波数を有する一ルス信号を発生する
ことができる・さらに発振停止時に上記基準電圧の発生
を停止する手段を設けることによって、不必要な電源消
費を防止できる発振回路を提供することができる・
第１図（ム） 、 （１）は従来の発振回路の゛概略的
構成図、第２図は従来の発振回路の具体的構成図、鞘３
図はその１４＜ングチャートを示す図、第４図（ム）
、 （１）および嬉５図（ム”） 、 （Ｂ）は従来の
発振回路の動作を説明する図、第６図はこの発明の一実
施例に係る発振回路の構成図、嬉７図はこの発明の他の
・実施例に係る発振回路の構成図、第８図はとの発明の
さらに他の実施岡に係る発振回路の構成図である・ Ｅ ｊ ＊ Ｚ ４ ”・（’ ａ ｔ ｙ ） ｌ’
−） ｍｌ路、２１〜ｊ ４ 、 ａ Ｊ 、 ａ Ｊ
−・・インパー夕、−１・−比較−−ｑｆト・ノアｒ−
）、！１２．〒ｒＭ転送ｒ−）回゛路、ｃｘ−・・キヤ
／譬シフ、Ｒ，ＩＢ１〜Ｂ４ 、Ｒ。 ・・・抵抗。 出願人代理人 弁理士 鈴 江 武 廖釘娃芥奸；ｇ
搗 コ シ ５！５ 第４図 （Ａ） 第５図 （Ａ） （Ｂ） （Ｂ）
構成図、第２図は従来の発振回路の具体的構成図、鞘３
図はその１４＜ングチャートを示す図、第４図（ム）
、 （１）および嬉５図（ム”） 、 （Ｂ）は従来の
発振回路の動作を説明する図、第６図はこの発明の一実
施例に係る発振回路の構成図、嬉７図はこの発明の他の
・実施例に係る発振回路の構成図、第８図はとの発明の
さらに他の実施岡に係る発振回路の構成図である・ Ｅ ｊ ＊ Ｚ ４ ”・（’ ａ ｔ ｙ ） ｌ’
−） ｍｌ路、２１〜ｊ ４ 、 ａ Ｊ 、 ａ Ｊ
−・・インパー夕、−１・−比較−−ｑｆト・ノアｒ−
）、！１２．〒ｒＭ転送ｒ−）回゛路、ｃｘ−・・キヤ
／譬シフ、Ｒ，ＩＢ１〜Ｂ４ 、Ｒ。 ・・・抵抗。 出願人代理人 弁理士 鈴 江 武 廖釘娃芥奸；ｇ
搗 コ シ ５！５ 第４図 （Ａ） 第５図 （Ａ） （Ｂ） （Ｂ）
Claims (2)
- （１） キャパシタと抵抗を並列接続してなる０１回
路と、電源間に上記０１回路と直列接続された電源転送
ｒ−）回路と、このダート回路と０１回路の接続点に第
１の抵抗を介して接続された第１の入力端子を有しかつ
第２０入力端子および出力端子を有する比較回路と、ヒ
の比較回路の第１の入力端子と出力端子の関に接続され
た第２の抵抗と、上記電源に接続された基準電圧発生回
路と、との基準電圧発生回路からの基準電圧を上記第２
の入力端子に供給する手段と、上記比較回路の出力端子
からの出力信号によりて上記転送？−）回路のｒ−）を
制御する手段とを具備したことを特徴とする発振回路。 - （２） 今ヤ／譬シＩと抵抗を並列接続してなるＣ８
回路と、電源間に上記０１回路と直列接続された縞１の
電源転送ｆ−）回路と１．←、の第１のｒ−）回路と０
１回路の接続点に第１の抵抗を介して接続された第１の
入力端子を有しかつ第２の入力端子および出力端子を有
する比較回路と、この比較回路の第１の入力端子と出力
端子の間に接続された第２の抵抗と、上記電源間に直列
に接続された抵抗分圧器および第２の電源転送ｒ−）回
路を有する基準電圧発生回路と、上記第２の？−）回路
のｒ−）制御に応じて上記抵抗分圧−から分圧された基
準電圧を上記第２の入力端子に供給する手段と、上記第
２の電源転送ｒ−）回路のｆｆ−）制御を行＆う発振停
止信号を転送する第１の転送手段と、この発振停止信号
および上記比較回路の出力端子からの出力信号の少なく
と一一方を上記第１の電源転送ｆｆ−）回路のｆｆ−）
Ｋ転送する第２の転送手段とを具備したととを特徴とす
る発振回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56119767A JPS5820026A (ja) | 1981-07-30 | 1981-07-30 | 発振回路 |
| US06/402,223 US4535305A (en) | 1981-07-30 | 1982-07-27 | Transmission gate relaxation oscillator having comparator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56119767A JPS5820026A (ja) | 1981-07-30 | 1981-07-30 | 発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5820026A true JPS5820026A (ja) | 1983-02-05 |
| JPH0356015B2 JPH0356015B2 (ja) | 1991-08-27 |
Family
ID=14769680
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56119767A Granted JPS5820026A (ja) | 1981-07-30 | 1981-07-30 | 発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5820026A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5793241A (en) * | 1995-11-30 | 1998-08-11 | Cherry Semiconductor Corporation | High speed active op-amp clamp |
| US5841313A (en) * | 1995-08-30 | 1998-11-24 | Cherry Semiconductor Corporation | Switch with programmable delay |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4874156A (ja) * | 1971-12-29 | 1973-10-05 | ||
| JPS48102960A (ja) * | 1972-04-06 | 1973-12-24 | ||
| JPS52124152U (ja) * | 1976-03-18 | 1977-09-21 | ||
| JPS52139348A (en) * | 1976-05-17 | 1977-11-21 | Hitachi Ltd | Oscillation circuit |
-
1981
- 1981-07-30 JP JP56119767A patent/JPS5820026A/ja active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4874156A (ja) * | 1971-12-29 | 1973-10-05 | ||
| JPS48102960A (ja) * | 1972-04-06 | 1973-12-24 | ||
| JPS52124152U (ja) * | 1976-03-18 | 1977-09-21 | ||
| JPS52139348A (en) * | 1976-05-17 | 1977-11-21 | Hitachi Ltd | Oscillation circuit |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5841313A (en) * | 1995-08-30 | 1998-11-24 | Cherry Semiconductor Corporation | Switch with programmable delay |
| US5955910A (en) * | 1995-08-30 | 1999-09-21 | Cherry Semiconductor Corporation | Switch with programmable delay |
| US5793241A (en) * | 1995-11-30 | 1998-08-11 | Cherry Semiconductor Corporation | High speed active op-amp clamp |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0356015B2 (ja) | 1991-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4448549A (en) | Temperature sensing device | |
| US11233503B2 (en) | Temperature sensors and methods of use | |
| CN112039507B (zh) | 一种高精度上电复位和低功耗掉电复位电路 | |
| US11139801B2 (en) | Power-on reset circuit | |
| US3742384A (en) | Variable frequency oscillator | |
| EP0195633A2 (en) | Semiconductor integrated circuit having load drive characteristics | |
| US3246247A (en) | Pulse width to d. c. converter | |
| US3721829A (en) | Autobalanced diode bridge sampling gate | |
| DE3582279D1 (de) | Logische schaltung. | |
| JPH0449287B2 (ja) | ||
| CN115189681A (zh) | 一种稳定脉冲输出的上电复位电路 | |
| JPS5820026A (ja) | 発振回路 | |
| US4370628A (en) | Relaxation oscillator including constant current source and latch circuit | |
| US20160336955A1 (en) | Voltage-Controlled Oscillator And Analog-Digital Converter | |
| JPS5941609B2 (ja) | 相補ｍｏｓ回路装置 | |
| GB1454650A (en) | Current transmitter circuitry to provide an output varying as the square root of a measured variable condition | |
| JPS62189816A (ja) | 駆動回路 | |
| JP2021170716A (ja) | 温度補償発振器 | |
| JP2021083054A (ja) | 発振回路 | |
| CN218071465U (zh) | 延迟补偿电路、振荡器装置和比较器电路 | |
| JPS5820025A (ja) | 発振回路 | |
| JP5702624B2 (ja) | 電流電圧変換回路、発振回路 | |
| JPS6359106A (ja) | パルス発生回路 | |
| JPH0140283Y2 (ja) | ||
| JPH0257731B2 (ja) |