JPS58200370A - 画像処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は画像中の小領域の特徴を効果的に抽出すること
の可能な簡易で実用性の高い構成の画像処理装置に関す
る。

〔発明の技術的背景とその問題点〕

物体表面の粒度や傷検査等を行う場合、しばしば上記検
査対象を画像入力し、その画像の一定面積内に含まれる
検査対象の数や上記検査対象の面積の総和を求めると云
う画像処理が良く利用される。このような画像処理にお
いて、従来一般的にはその処理時間を短くする為に、検
査対象である全領域を複数の小領域に分割し、各小領域
内でそれぞれ所定の′画像処理が行われている。しかし
、このような処理法は、画像中の検査対象がその画像の
全域に亘って均一に分布している場合には非常に効果的
であるが、例えば第１図に示すように分布の片寄りが有
る場合、どの小領域を検査するかによって問題が生じる
。

即ち、第１図に示すように（ＭＸＮ）画素からなる検査
対象画像１の（ｍＸｎ）画素からなる小領域７に着目し
、この小領域２丙における　゛傷３の数を計数して検査
結果を得るものとすると、上記小領域２の設定位置によ
っては第２図（ａ）　（ｂ）に示すように傷３の数が異
ってくる。この為、同じ画像１を処理（検査）している
にも拘らず、その検査結果が合格になる場合と、不合格
になる場合とが生じ、甚だ具合が悪い。この為、従来に
あっては、検査対象が不均一に分布している場合には、
対象画像１の全域に亘りて画像処理す±ことが必要とさ
れていた。

〔発明の目的〕

本発明はこのような事情を考慮してなされたもので、そ
の目的とするところは、検査対象の不均一な画像に対し
ても局所的に簡易に、且つ高速に誤差のない検査結果を
得ることのできる実用性の高い画像処理装置を提供する
ことにある。

〔発明の概要〕

本発明はメモリに格納された画像データの一方向に連続
するｎ画素のデータを加算処理してその加算データを求
めると共に、この加算処理を上記ｎ画素の配列方向と直
角な方向に１画素ずつずらして逐次実行し、これをｍ段
の記憶手段に順次格納すると共に、このようにして記憶
手段に入力するデータを出力メモリの出力データに加算
すると共に上記記憶手段の出力データを減算してこれを
上記出力メモリに再書込みすることによって、この出力
メモリに前記画像データ中の（ｍ　Ｘ　ｎ　）画素から
なる小領域の累積和データを得るようにしたものであ・
る。

〔発明の効果〕

従って本発明によれば、例えば第３図（、）　（ｂ）に
示すように（ＭＸＮ）画素からなる画像中の（ｍＸｎ）
画素からなる小領域を順次走査し、つまり処理対象とす
る小領域位置を左から右へ、更には上から下へと順次可
変しながら各位置における画像累積和データあるいは濃
淡画像に対する局所的な濃度和をそれぞれ求めることが
できる。しかも一方向ｎ画素の加算データを保持し、こ
れを有効に利用して上記処理を行うことができる。これ
故、対象分布・の不均一性に拘らず高速に検査処理を正
確に実行することが可能となり、その実用的利点は絶大
である。

〔発明の実施例〕　　　　・ 以下、図面を参照して本発明の一実施例につき説明する
。

第４図は実施例装置の概略構成図であシ、図中１１は画
像データを一時記憶する画像メモリである。この画像メ
モリ１１に一時記憶された画像データは、マイクロプロ
セッサ等によって構成される制御装置１２による上記メ
モリ１１のアドレス制御を受けて順次アクセスされ、読
出、される。この制御装置１２による画像メモリ１１の
アクセスは、例えは画像１に対する小額・域２の位置を
指定するアドレス（ｉ、ｊ）に対して、画素データを列
方向にｎ画素に亘って順次読出し、これらｎ画素のデー
タ読出し完了の５− 都度、そのアクセス位置を行方向に１画素ずらしてこれ
を繰返して実行することによシ行われる。つまり、後述
するクロックφｌに従って、（ｓ、ｊ）、（ｘ＋ｘ、　
　ｊ　）、（ｔ＋２　、ｊ）　〜（量＋ｎ−１、ｊ　　
）なる各画素位置のデータを順次読出し、その後、クロ
ックφ２に行って列位置データｊをインクリメントし、
（１、ｊ＋１）　、　（１＋１　、　Ｊ＋１）　、　（
１＋２．　ｊ＋１）〜のようにして順次画素ｒ−夕を読
出している。

このことは、（ＭＸＮ）画素からなる画像に対して、ｎ
画素なる幅でその画素データをラスク走査して読出すこ
とを意味する。

しかして、このようにして画像メモリ１１よシ読出され
る画素データは、加算器１３を介したのちレジスタ１４
に格納される。このレジスタ１４は、前記制御装置１２
が出力するクロックφ冨を遅延回路１５を介して入力し
てその内容をゼロ・リセットし、またクロックφ１を入
力して加算器１３からの出力データを順次取込むもので
ある。そして、このレジスタ１４にセットされたデータ
は前記加算器１３の一方の入６− カデータとして帰還されるようになっている。

これにより、画像メモリ１１から読出された画素データ
は、１列毎にｎ画素ずつ累積加算されるようになってい
る。そして、このレジスタ１４に、上記ｎ画素の加算デ
ータであるＢｌ、、が、クロックφ鵞のタイミング毎に
得られるようになっている。

一方、このようにしてレジスタ１４に求められる加算デ
ータＢＹ、、は、遅延回路１５を介したクロ、りφ３に
よってリセットされる前に、ｍ段のシフトレジスタ１６
に入力され、順次格納される。このシフトレジスタ１６
は、前記制御装置１２からのクリア信号を受けて、画像
メモリ１１からの画像データの読出しに先立って、つま
９ｎ画素幅の画素データの読出しに先立ってゼロ・クリ
アされたのち、前記クロックφ２を受けて前記レジスタ
１４か、、ら与えられる加算データＳＹ、、を順次シフ
ト入力２ニジて格納するものである。そして、このシフ
トレジスタ１６のｍ段目のシフト出力データＢＹ−ｍｌ
は、減算器１７に与えられている。レジスタ１　Ｂ　ハ
（ｍＸｎ　）　画素からなる小領域２の画素データの累
積和データＳｌ、ｊを格納するものであシ、前記クロッ
クφ２を受けて動作する。

ま九前記シフトレジスタ１６に入力される加算データＪ
、ｊは加算器１９に与えられ、レジスタ１８に格納され
たデータＳｉｄと加算されたのち、前記減算器１７に導
ひかれて前記シフトレジスタ１６の出力データＳＹ；Ｔ
が減算されている。

この加減算処理されたデータが新たな累積和データＳｉ
　、ｊ＋１として、前記レジスタ１８に再書込みされる
。これらのループ的に作動する加減算処理によって、ｎ
画素の加算データのｍ画素分の累積和、つまｊｌ）（ｍ
Ｘｎ）画素の累積和データが逐次求められている。

このように構成された本装置によれば、画像メモリ１１
から順次読出される画素データについて、加算器１３ｂ
よびレジスタ１４からなる回路により、アドレス（１、
ｊ）で示される小領域２のｋ　（１＜ｋりｉ　＋ｍ−１
）列のデータ和、つまり加算データｓＹ、、がその都度
計算される。またこの計算処理は、Ｍ画素に亘る１２イ
ンの幅の各列のデータ毎に順次行われる。そして、この
ようにして順火水められる各列のｎ画素の加算データ３
１．、は、加算器１９に供給されると共にシフトレジス
タ１６に供給されてｍタイミング遅延されたのち、減算
器１７に供給される。この結果、レジスタ１８には、最
初に吐ｊなるデータが格納され、次に８１．ｊなるデー
タが加算された（　Ｓ　ｉ、ｊ＋Ｓ　ｔ　、ｊ）なるデ
ータが格納される。そして、ｍタイミング目には（Ｓｉ
、ｊ十５ｉｌｊ十・・・・・・・・・−・＋　ｓ￥、ｊ
）　　なるデータがレジスタ１８に格納されることにな
る。このデータはアドレス（１，ｊ）を起点とする（ｍ
Ｘｎ）画素からなる小領域のデータ総和 を示すものであシ、ここに小領域２に関するデータが得
られることになる。

しかるのち、次のクロックφ３のタイミング９− には、次の列（１＋ｍ）の加算データが加算器１９に与
えられ、上記累積和データＳ、、、に加算されることに
なるが、このときシフトレジスタ１６の出力であるデー
ｐ　ｓ、、ｊが減算されることになる。このことは、先
に求めた累積和データＳ、、。

から、第１列目の加算データｓ　ｊ　、ｊを減算してな
る（（ｍ−１）Ｘｎ）画素の累積和データに、新た女次
の列（ｌ＋ｍ）の加算データＳｍ：、ｊを加えたこと、
つまシア゛ｒレス（１＋１．ｊ）　　を起点とする（ｍ
Ｘｎ）画素の小領域２の累積和Ｓ　　を求めｔ＋１ｔＪ たことを意味する。このようにして、本装置にあっては
、起点アドレスを１画素ずつずらした小値域（ｍＸｎ）
画素の累積和データＳ　　が順１＋ｐｔｊ 火水められる。　　　　　　　　　　　　′第５図はそ
の概念を模式的に示したものであり、ここでは（４Ｘ８
）画素からなる小領域の累積和処理を行う例が示される
。この図に示されるように、処理対象とする画像め局部
的な加算データが列毎に順火水められるＪそして、これ
らの加算データを連続する所定数毎に位置をず１０− らし乍ら逐次計算することによって簡易に且つ高速に、
起点アドレスを異ならせた小領域の累積和データをそれ
ぞれ求めていくことが可能となる。

ところで、前記制御装置１２による画像メモリ１１のア
ドレス制御は、例えば第６図に示す制御シーケンスに従
って実行するようにすればよい。即ち、処理対象とする
画像の位置（列方向位置）ｊｔ−”１”に設定したのち
クリア信号を畠 出力して前記シフトレジスター７を初期リセットする。

その後、列ア、ドレス１を＠０”にセットし、クロ、り
φ雪を出力する。その後、行アドレスｊに前記設定デー
タｊ、をセットし、次に列アドレスｌを指定したのちこ
のアドレスをインクリメントする。そして、行アドレス
ｊを出力する都度クロックφｌを出力し、上記行アドレ
スｊをインクリメントする。そしてこの場合、・） 走査幅ｎが「３」に設定されていることから、その幅ｎ
の走査を完了したか否かを判定し、上記行アドレスｊの
指定を繰返す。その後、１つの列についての走査を完了
した時点でこれを判定し、前記クロックφ意の出力シー
ケンスから上述した制御を繰返し実行する。

そして、ｎ画素幅のＭ画素列に亘る走査が終了したとき
、これを判定してｊ　の値をインクリメントし、１列シ
フトされたｎ画素幅の画素データ読出しを同様にして繰
返し実行する。そして、上記ｊ　の値を判定し、全画像
領域の走査を終了した時点を検出して、画素データの読
出し制御を完了する。

このように本発明によれば、従来、（ｍＸｎ）回の演算
を必要とした小領域の演算処理を、（ｎ＋２　）回の演
算だけで簡易に且つ高速に行うことができる。しかもそ
の演算回路の構成は上述したように非常に簡単でアク、
実用性が高い。

そして、各列毎の加算データを保持して、起点位置のず
れた小領域の累積和データを順次求めていくので、各小
領域の上記累積和データをそれぞれ正確に求めることが
できる。故に従来のように小領域の設定のし方によって
抽出される演算結果が異ってくると云うような不具合が
なく、例えば検査対象が不均一に分布している場合であ
っても、これを高精度に検査することができる等の絶大
なる効果を奏する。

尚、本発明は上記実施例に限定されるものではない。例
えば（ＭＸＮ）画素からなる画像に対する処理対象小領
域の大きさく　ｍ　Ｘ　ｎ　）画素は、仕様に応じて定
めればよいものである。また、実施例では列毎にｎ画素
の加算データを求めたのち、これを行方向に累積したが
、行と列とを入換えて同様に処理することも可能であシ
、処理方向も特に限定されない。また処理対象画像を予
め縮小する等の前処理を施すことも勿論可能である。ま
た（ＭＸＮ）画素の画像メモリに代えて（ＭＸｎ）画素
のラインバッファを用いることもできる。また濃淡画像
を処理対象として、その局所的な所謂濃度ムラを求める
こともできる。要するに本発明はその要旨を逸脱しない
範囲で種々変形して実施することができる。

−１３＝

【図面の簡単な説明】

第１図および第２図（ａ）　（ｂ）は画像処理における
原画像と小領域との関係を示す図、第３図（、）　（ｂ
）は本発明における画像処理の小領域の走査概念を示す
図、第４図は本発明の一実施例装置の概略構成図、第５
図は実施例装置の演算処理概念を示す図、第６図は制御
装置による画像メモリのアドレス制御例を示すシーケン
ス図である。 １１・・・画像メモリ、１２・・・制御装置、１３・・
・加算器、１４・・・レジスタ（加算データ）、１６・
・・シフトレジスタ、１７・・・減算器、１８・・・レ
ジスタ（累積和データ）、１９・・・加算器。 出願人代理人　　弁理士　鈴　江　武　彦１４− 第４図 １１６　　図

Claims (2)

【特許請求の範囲】
1. （１）画像を一時記憶する画像メモリと、この画像メモ
   リから行方向に連続するｎ画素の画素データを一単位と
   して列方向に走査して順次読出す手段と、前記画像メモ
   リから読出された画素データを上記一単位毎に順次加算
   する加算器と、これらの加算データをｍ段に亘って暫時
   記憶する記憶手段と、初期時にクリアされる出力メモリ
   と、この出力メモリに格納されたデータに前記記憶手段
   への入力データを加算すると共に前記記憶手段の出力デ
   ータを減算した演算データを前記出力メモリに再書込み
   する演算回路とを具備したことを特徴とする画像処理装
   置。
2. （２）記憶手段は、シフトレジスタ若しくはＲＡＭから
   なるものである特許請求の範囲第１項記載の画像処理装
   置。