JPS58200544A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS58200544A JPS58200544A JP57083010A JP8301082A JPS58200544A JP S58200544 A JPS58200544 A JP S58200544A JP 57083010 A JP57083010 A JP 57083010A JP 8301082 A JP8301082 A JP 8301082A JP S58200544 A JPS58200544 A JP S58200544A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion
- wafer
- substrate
- heat treatment
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
- H10P95/90—Thermal treatments, e.g. annealing or sintering
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置に係シ、特に高耐圧・高速スイッチ
ング・ダイオード、とシわけ複数の半導体ペレットを直
列接続する積層ダイオードの逆耐圧嘔圧の向上ならびに
電気的特性の安定化に好適な製造方法に関する。
ング・ダイオード、とシわけ複数の半導体ペレットを直
列接続する積層ダイオードの逆耐圧嘔圧の向上ならびに
電気的特性の安定化に好適な製造方法に関する。
一般に高耐圧・高速スイッチング・ダイオードは逆回復
時間を短縮するために、Ｐｎ接合を形成後に、Ｓｉウェ
ーハ中にｐｔ等の重金属不純物を故意に拡散している。
時間を短縮するために、Ｐｎ接合を形成後に、Ｓｉウェ
ーハ中にｐｔ等の重金属不純物を故意に拡散している。
Ｓｉ中に拡散されたＰｔは再結会中心として少数キャリ
アのライフタイムを短縮する作用が顕著であると共に、
Ｓｉ中での拡散係数が大きいので、王妃の如く該ダイオ
ード接合形成後にＰｔ拡散処置を行っても、その熱処理
によって接合の構成に変化を与えることはない。
アのライフタイムを短縮する作用が顕著であると共に、
Ｓｉ中での拡散係数が大きいので、王妃の如く該ダイオ
ード接合形成後にＰｔ拡散処置を行っても、その熱処理
によって接合の構成に変化を与えることはない。
上ｄ己Ｐｔと同様に、ライフタイムを短縮する目的とし
てＡｕを用いることも可能であるが、近年ＡｕはＰｔに
比べて接合の漏洩電流の増加や順方向鴫圧降下の増大を
まねくことが判明し出し、ライフタイム・キラーとして
はＰｔの方がＡｕより優位であるとの考え方が定着しつ
つある。係るＰ ｔ ｃＤＡｕに対する優位性に関して
は、米国特許公報第３６４０７８３号および日本公開特
許公報・特開昭４８−８２７８０号に記述されている。
てＡｕを用いることも可能であるが、近年ＡｕはＰｔに
比べて接合の漏洩電流の増加や順方向鴫圧降下の増大を
まねくことが判明し出し、ライフタイム・キラーとして
はＰｔの方がＡｕより優位であるとの考え方が定着しつ
つある。係るＰ ｔ ｃＤＡｕに対する優位性に関して
は、米国特許公報第３６４０７８３号および日本公開特
許公報・特開昭４８−８２７８０号に記述されている。
ところで係る如きに長所の多いとみられていたＰｔでは
あるが、現実の製造プロセスにおいては重大な不安定要
因を持っていることが明らかになった。ここで第１図に
示すが如きＰ０層エミッタ１％ ｎ層ベース２、ｎｅ層
コレクタ３型のダイオード素子會例にとって説明しよう
。すなわち該素子を構成した後に、例えば９７００前後
の温度によるＰｔ拡散処理を行い、続いて７２０Ｃ前後
の温度での後処理工程を通過させた場合には、該ダイオ
ードの順方向−圧降下ＣＦＶＤ）がＰｔ拡散状態より大
幅に変動奮起こす。−例として基板抵抗１４Ω−鋸のＦ
Ｚ成長のｎ型Ｓｉウェーハを基板として第１図に示すが
如きダイオードを形成し、しかる後に９７５Ｃで４Ｑｍ
のＰｔ拡散処理を行った時の上記ＦＶＤ値を順方向直Ｒ
，５ｍ Ａ点で見た値で示せば、Ｐｔ拡散後には０．９
０ Ｖであったものが、およそ７００〜７３０Ｃで１０
ｍｍから３０騙８度の熱処理が１回加わる毎に平均的に
０．２５〜０．５０Ｖ程の増加となる。この時のウェー
ハ内のＦＶＤ直のバラツキは前記増加量の倍程度となる
。このことは素子特性を不安定ならしめ、ひいては素子
製造歩留を低下せしめる障否であった。
あるが、現実の製造プロセスにおいては重大な不安定要
因を持っていることが明らかになった。ここで第１図に
示すが如きＰ０層エミッタ１％ ｎ層ベース２、ｎｅ層
コレクタ３型のダイオード素子會例にとって説明しよう
。すなわち該素子を構成した後に、例えば９７００前後
の温度によるＰｔ拡散処理を行い、続いて７２０Ｃ前後
の温度での後処理工程を通過させた場合には、該ダイオ
ードの順方向−圧降下ＣＦＶＤ）がＰｔ拡散状態より大
幅に変動奮起こす。−例として基板抵抗１４Ω−鋸のＦ
Ｚ成長のｎ型Ｓｉウェーハを基板として第１図に示すが
如きダイオードを形成し、しかる後に９７５Ｃで４Ｑｍ
のＰｔ拡散処理を行った時の上記ＦＶＤ値を順方向直Ｒ
，５ｍ Ａ点で見た値で示せば、Ｐｔ拡散後には０．９
０ Ｖであったものが、およそ７００〜７３０Ｃで１０
ｍｍから３０騙８度の熱処理が１回加わる毎に平均的に
０．２５〜０．５０Ｖ程の増加となる。この時のウェー
ハ内のＦＶＤ直のバラツキは前記増加量の倍程度となる
。このことは素子特性を不安定ならしめ、ひいては素子
製造歩留を低下せしめる障否であった。
この場合に熱処理温度が６００Ｃ程度まで低い場合とか
、９００ｔ：”程ｉまで高い場合とかにおいてはこのよ
うな問題は生じない。またＰｔ拡散温度會９００Ｃまで
低下させると防ぐことができるものの、このＰｔ拡散温
度低減の場合にはＰｔ拡散によって得られるべき効果は
ダイオード特性上に全ぐ現われない。したがってＰｔ拡
散温度を変えることは対策とはならない。そこで前者の
熱処理温度が６００Ｃ以下か、９００ｔ：’以上となる
ことが望まれる。係る状況よシ、従来においては、現実
には係るＦＶＤ値菱動原因は不明であるが、この変動を
取込んで経験的に製造して行かざるお兄なかった。
、９００ｔ：”程ｉまで高い場合とかにおいてはこのよ
うな問題は生じない。またＰｔ拡散温度會９００Ｃまで
低下させると防ぐことができるものの、このＰｔ拡散温
度低減の場合にはＰｔ拡散によって得られるべき効果は
ダイオード特性上に全ぐ現われない。したがってＰｔ拡
散温度を変えることは対策とはならない。そこで前者の
熱処理温度が６００Ｃ以下か、９００ｔ：’以上となる
ことが望まれる。係る状況よシ、従来においては、現実
には係るＦＶＤ値菱動原因は不明であるが、この変動を
取込んで経験的に製造して行かざるお兄なかった。
本発明の目的は、前述の間組を基本的に解明し、その上
で係る現象を欠点としてではなくむしろ長所として積極
的に素子特性向上のために活用を計るものである。また
本発明の他の目的は、特に間圧・高速スイッチング・ダ
イオード、とりわけ複数の半導体ペレットを直列接続す
る積層ダイオードの成気的特性の安定化に好適な製造方
法を提供することにある。
で係る現象を欠点としてではなくむしろ長所として積極
的に素子特性向上のために活用を計るものである。また
本発明の他の目的は、特に間圧・高速スイッチング・ダ
イオード、とりわけ複数の半導体ペレットを直列接続す
る積層ダイオードの成気的特性の安定化に好適な製造方
法を提供することにある。
これらの目的ｆｔ遅成するために、発明者等は前述の如
きＰｔの低飄熱処理に係る問題について実験を行った。
きＰｔの低飄熱処理に係る問題について実験を行った。
その結果問題がＰｔのＳｉ結晶中での挙動に起因してい
ることがつきとめられるに至つた。すなわち前述の如き
ＦＶＤＣ順方向電圧降下）の変動は、第１図に示したが
如きダイオード素子を例に引けは、１層ベース２０基板
抵抗の増大に関わっていることが原因で、係る０層ベー
スの基板抵抗の増大の要因は高濃度で拡散されたＰｔが
置換型位置”あるいは格子間位置よシ析出されることに
あると仮定することで説明できることが明らかになった
。該仮定案出の根拠となった実験結果を第２図〜第５図
に示そう。
ることがつきとめられるに至つた。すなわち前述の如き
ＦＶＤＣ順方向電圧降下）の変動は、第１図に示したが
如きダイオード素子を例に引けは、１層ベース２０基板
抵抗の増大に関わっていることが原因で、係る０層ベー
スの基板抵抗の増大の要因は高濃度で拡散されたＰｔが
置換型位置”あるいは格子間位置よシ析出されることに
あると仮定することで説明できることが明らかになった
。該仮定案出の根拠となった実験結果を第２図〜第５図
に示そう。
まず第２図はＦ Ｚ成長、比抵抗ｌＯΩ−αのｎ型Ｓｉ
ウェーハ（キャリア濃度〜４．７Ｘ１０”譜ｍ−”）Ｋ
対してＰｔを（ｊｏｏＣｃＡ）、ｘｏｏｏｃ（８，１１
００Ｃ（Ｑの温度で４９ ｍｍｊ′！５の拡散処理を行
い、この後に７００Ｃで１ｓｓｈまで低温熱処理時間い
、各々において拡がり抵抗法によって抵抗（Ｒｓ ）測
建全行い、それの逆数１７Ｒｓと低温熱処理時間との関
係？示している。
ウェーハ（キャリア濃度〜４．７Ｘ１０”譜ｍ−”）Ｋ
対してＰｔを（ｊｏｏＣｃＡ）、ｘｏｏｏｃ（８，１１
００Ｃ（Ｑの温度で４９ ｍｍｊ′！５の拡散処理を行
い、この後に７００Ｃで１ｓｓｈまで低温熱処理時間い
、各々において拡がり抵抗法によって抵抗（Ｒｓ ）測
建全行い、それの逆数１７Ｒｓと低温熱処理時間との関
係？示している。
ただし、Ｒｓはｎ型の時に°＋°、Ｐ型の時に”−″と
表示して区別している。また、Ｒｓは試料表面から１０
μｍ深さでの値で表わしている。
表示して区別している。また、Ｒｓは試料表面から１０
μｍ深さでの値で表わしている。
試料表面からの深さを１０μｍと限定したのは、Ｒｓ値
が試料表面からの距離に依存しているためである。我々
は今、Ｐｔ拡散ｍｅの通いによる試料間の相対的な比較
をするものであるから、この方法による比較は有効であ
る。なお図において１／Ｒｓで表示しているのは％ ｌ
／Ｒｓが基板キャリア濃度に対“応する値であり、ｌ／
Ｒｓの変動が基板キャリア濃度の変化とみなしうるから
である。
が試料表面からの距離に依存しているためである。我々
は今、Ｐｔ拡散ｍｅの通いによる試料間の相対的な比較
をするものであるから、この方法による比較は有効であ
る。なお図において１／Ｒｓで表示しているのは％ ｌ
／Ｒｓが基板キャリア濃度に対“応する値であり、ｌ／
Ｒｓの変動が基板キャリア濃度の変化とみなしうるから
である。
さて第２図より、
α）９００ＣのＰｔ拡散（イ）ではｌ ／ Ｒｓが全く
変化しない。このｌ／ＲｓはＰｔ拡散前に等しい、（２
）１０００１：’のＰｔ拡散（至）では１／Ｒｓがｐｔ
拡散後に拡散前の半分程に減少し、９０騙の熱処理する
とＰ型に反転し、その後にはほぼ一定である、（３）１
１００１：’のＰｔ拡散（０ではＰ反転を生じ、その１
／Ｒｓの大きさは拡散前の１／１００程度であシ、その
後熱処理゛するとともにＰ”ｍ化現象を起こし、１６ｈ
程度付近から変化が飽和することがわかる。
変化しない。このｌ／ＲｓはＰｔ拡散前に等しい、（２
）１０００１：’のＰｔ拡散（至）では１／Ｒｓがｐｔ
拡散後に拡散前の半分程に減少し、９０騙の熱処理する
とＰ型に反転し、その後にはほぼ一定である、（３）１
１００１：’のＰｔ拡散（０ではＰ反転を生じ、その１
／Ｒｓの大きさは拡散前の１／１００程度であシ、その
後熱処理゛するとともにＰ”ｍ化現象を起こし、１６ｈ
程度付近から変化が飽和することがわかる。
係る第２図より、ＦＺウェーハにおける１ ７１％ ｓ
の変動はドナーの消滅型、すなわちアクセプタの発生型
であることがわかる。さらにまたアクセプタの発生凝度
はＰｔ拡散ｍ度（ｐｔ拡散濃度）に依存することもわか
る。このｎ型ＦＺ成長りエーハでの結果は、ｎ型ＣＺ引
上げウエーノ・での結果である第３図を参照することに
よシ、特徴的な事項が明らかになる。
の変動はドナーの消滅型、すなわちアクセプタの発生型
であることがわかる。さらにまたアクセプタの発生凝度
はＰｔ拡散ｍ度（ｐｔ拡散濃度）に依存することもわか
る。このｎ型ＦＺ成長りエーハでの結果は、ｎ型ＣＺ引
上げウエーノ・での結果である第３図を参照することに
よシ、特徴的な事項が明らかになる。
すなわち第３図はＣＺ引上げ、比抵抗ｌＯΩ−鋸のｎ型
８ｉウエーノ・に対してＰｔを第２図同様に拡散し、こ
れを同じ絖きて結果ケまとめたものである。図より、 （４）９００ｒのＰｔ拡散囚ではｌ／Ｒ８は全く変化し
ない。この１／ＲｓはＰｔ拡散＠にほぼ等しい、（ｓ）
ｔｏｏｏｃのＰｔ拡散（２）では１／ＲｓがＰｔ拡散後
に拡散前の半分程度に減少し、９０ｍ熱処理するとＰ型
に反転するが、６ｈ以上の熱処理ではｎ型に復帰し、逆
にｎ＋化し、１６ｈ以上ではｔｌぼ飽和する、 （ｓ）ｔｉｏｏｃのＰｔ拡散（Ｏでは拡散状態で既にＰ
反転し、その後には１ ｏｏｏｔ：”のそれと同様の変
化をたどるが ｎ′″化した時の値は１００Ｏｃよシは
−るかに大きい、 ことがわかる。
８ｉウエーノ・に対してＰｔを第２図同様に拡散し、こ
れを同じ絖きて結果ケまとめたものである。図より、 （４）９００ｒのＰｔ拡散囚ではｌ／Ｒ８は全く変化し
ない。この１／ＲｓはＰｔ拡散＠にほぼ等しい、（ｓ）
ｔｏｏｏｃのＰｔ拡散（２）では１／ＲｓがＰｔ拡散後
に拡散前の半分程度に減少し、９０ｍ熱処理するとＰ型
に反転するが、６ｈ以上の熱処理ではｎ型に復帰し、逆
にｎ＋化し、１６ｈ以上ではｔｌぼ飽和する、 （ｓ）ｔｉｏｏｃのＰｔ拡散（Ｏでは拡散状態で既にＰ
反転し、その後には１ ｏｏｏｔ：”のそれと同様の変
化をたどるが ｎ′″化した時の値は１００Ｏｃよシは
−るかに大きい、 ことがわかる。
係る第３図よりＣＺウェーハにおけるｌ ／ Ｒｓの変
動はアニール時間６ｈまではアクセプタの発生型である
が、それ以後は逆にアクセプタの消滅、ドナーの発生型
であることがわかる。つまシ第２図のＦＺワエーハと第
３図のＣＺウェーハにおいて、熱処理時間の初期９０關
位までは両者共アクセプタ発生型の変化をたどるが、そ
の後にはＦ Ｚウェーハはそのアクセプタ発生の状態で
変化１ｉｉｋ大きくして飽和するのに対して、ＣＺウェ
ーハのアクセプタ発生は９０ｍＡ以後には頭打ちとなり
、逆にその後にはドナー発生型となるのである。
動はアニール時間６ｈまではアクセプタの発生型である
が、それ以後は逆にアクセプタの消滅、ドナーの発生型
であることがわかる。つまシ第２図のＦＺワエーハと第
３図のＣＺウェーハにおいて、熱処理時間の初期９０關
位までは両者共アクセプタ発生型の変化をたどるが、そ
の後にはＦ Ｚウェーハはそのアクセプタ発生の状態で
変化１ｉｉｋ大きくして飽和するのに対して、ＣＺウェ
ーハのアクセプタ発生は９０ｍＡ以後には頭打ちとなり
、逆にその後にはドナー発生型となるのである。
ＦＺウェーハとＣＺウェーハ間の基板自体の大きな相違
は０１８度の違いがもつとも大きく取上げられるべきも
のである。・すなわちＦＺウェーハｌｄ Ｏを濃度が〜
Ｉ Ｘ １０ ”ｃｍ−” 程度であるのに対して、
ＣＺウェーハは〜ｌ Ｘ １０ ’ ＠ｃｍ−”である
。
は０１８度の違いがもつとも大きく取上げられるべきも
のである。・すなわちＦＺウェーハｌｄ Ｏを濃度が〜
Ｉ Ｘ １０ ”ｃｍ−” 程度であるのに対して、
ＣＺウェーハは〜ｌ Ｘ １０ ’ ＠ｃｍ−”である
。
他方において係る如きＣＺクエーハを７００Ｃ付近で熱
処理した時には、０．が析出し、欠陥の核を発生するこ
とが近年見い出され、報告されている。コれらは例えば
、Ｊ ｏｕｒｎａｌ Ａｐｐｌｉｅｄ ・ｐｈｙｓ
ｉｃｓ誌、第５１巻、ページ４２０６〜４２１１゜発行
１９８０年８月に記述されている。
処理した時には、０．が析出し、欠陥の核を発生するこ
とが近年見い出され、報告されている。コれらは例えば
、Ｊ ｏｕｒｎａｌ Ａｐｐｌｉｅｄ ・ｐｈｙｓ
ｉｃｓ誌、第５１巻、ページ４２０６〜４２１１゜発行
１９８０年８月に記述されている。
ここにおいて上記引用文献中にはそのよりな０！の析出
に伴う母体Ｓｉと析出０．との複合化合物５ｉｙｏｘク
ラスターはドナーとして作用することが実験値でもって
示されている。係る引用文献によれば、ドナー発生址は
初期の基板０ｔｌＩｋ＃に依存している。本発明の第３
図に示したが如き試料は、０２濃度カｌ Ｘ １０”ｃ
ｍ−” Ｔ ；ｈ リ、コノ＃度會もって上記引用文献
中に示されているデータを検討すると、本実験結果は上
記引用文献中に示された２ ０ ｐｐｍａ 試料に相
当する。しかしながら、かくの如＜ ２０ ｐｐｍａ試
料においては引用文献中からは６００〜９００Ｃの温度
範囲でドナー発生は示されていない（ＩＸＩＯ”ｒｍ−
”以下）。
に伴う母体Ｓｉと析出０．との複合化合物５ｉｙｏｘク
ラスターはドナーとして作用することが実験値でもって
示されている。係る引用文献によれば、ドナー発生址は
初期の基板０ｔｌＩｋ＃に依存している。本発明の第３
図に示したが如き試料は、０２濃度カｌ Ｘ １０”ｃ
ｍ−” Ｔ ；ｈ リ、コノ＃度會もって上記引用文献
中に示されているデータを検討すると、本実験結果は上
記引用文献中に示された２ ０ ｐｐｍａ 試料に相
当する。しかしながら、かくの如＜ ２０ ｐｐｍａ試
料においては引用文献中からは６００〜９００Ｃの温度
範囲でドナー発生は示されていない（ＩＸＩＯ”ｒｍ−
”以下）。
すなわち第３図に示した如き、アニール時間６ｈ以後の
ドナー発生は、同図中のＰｔ拡散温度９００Ｃでは全く
ドナーもアクセプタも変化しないことからも容易に類推
できるように、引用文献によって示唆されるものではな
く、本発明者によって初めて見い出された現象である。
ドナー発生は、同図中のＰｔ拡散温度９００Ｃでは全く
ドナーもアクセプタも変化しないことからも容易に類推
できるように、引用文献によって示唆されるものではな
く、本発明者によって初めて見い出された現象である。
Ｐｔの関与なしには第３図に示したが如き現象は起こシ
えない。
えない。
ところで上記引用文献において注目すべきことは、係る
ＣＺウェーハにおける０、の析出が熱処理の初期におい
て直ちに飽和状態となるものではなく、アニールｍ反と
基板中の０２濃度に依存しながら、数時間程度の潜伏時
間の後に著しく増大することである。この時間は第３図
に示したが如きＣＺウェーハではドナー化の現象の発生
時間と冥によく一致している。
ＣＺウェーハにおける０、の析出が熱処理の初期におい
て直ちに飽和状態となるものではなく、アニールｍ反と
基板中の０２濃度に依存しながら、数時間程度の潜伏時
間の後に著しく増大することである。この時間は第３図
に示したが如きＣＺウェーハではドナー化の現象の発生
時間と冥によく一致している。
ここにおいて発明者等は、（ａ）ＣＺウエーノ・で熱処
理時間６ｈ以後に認められるドナー化の現象はＰｔ−０
０複合化合物の形成によって、θ）またＦＺウェーハの
熱処理およびＣＺクエーノ１の６ｈ以内の熱処理でのそ
れは、Ｐｉが置換型位１４あるいは格子間位置より析出
形態をとることによって発生していると仮定するもので
ある。
理時間６ｈ以後に認められるドナー化の現象はＰｔ−０
０複合化合物の形成によって、θ）またＦＺウェーハの
熱処理およびＣＺクエーノ１の６ｈ以内の熱処理でのそ
れは、Ｐｉが置換型位１４あるいは格子間位置より析出
形態をとることによって発生していると仮定するもので
ある。
ところで、以上第２図、第３図に示したが如きアクセプ
タの発生およびドナーの発生の現象は、基板がｎ型の場
合にのみの特有の現象ではない。
タの発生およびドナーの発生の現象は、基板がｎ型の場
合にのみの特有の現象ではない。
詳細の説明は省略するが、第４図はＦＺ成長、比抵抗２
５Ω−画のＰ型Ｓｉワエーハ（キャリア濃Ｉａｊｉ〜５
．２ Ｘ １０”ｃｍ−ｓ）に対して、第５図はｃｚ引
上げ、比抵抗２５Ω−備のＰ型Ｓｉウェーハに対する実
験結果である。第４図のＦＺクエーノ・では基板はよシ
アクセブタ化されること、第５図のＣＺウェーハでは基
板は初期にはアクセプタ化、後半にはドナー化される。
５Ω−画のＰ型Ｓｉワエーハ（キャリア濃Ｉａｊｉ〜５
．２ Ｘ １０”ｃｍ−ｓ）に対して、第５図はｃｚ引
上げ、比抵抗２５Ω−備のＰ型Ｓｉウェーハに対する実
験結果である。第４図のＦＺクエーノ・では基板はよシ
アクセブタ化されること、第５図のＣＺウェーハでは基
板は初期にはアクセプタ化、後半にはドナー化される。
つまシ基板がｎ型、Ｐ型に関わらずに、ＣＺウェーハで
あるかＦＺウェーハであるかによって現象が相当変わっ
たものになることが明らかであろう。
あるかＦＺウェーハであるかによって現象が相当変わっ
たものになることが明らかであろう。
さて、第２図〜第５図に示したのは、すべて７００Ｃの
、熱処理に関している。係る熱処理温度とＰｔ拡散ウェ
ーハの基板抵抗の変動との関係を明らかにするために、
ＦＺ成長、比抵抗１０Ω−備ｔｙ） ｎ型８１ ウニＬ
−ハに対して、Ｐｔ１９００Ｃ（Ａ）、１０００Ｃ（
６）、ｘｔｏＯＣ（Ｃ’）の温度で４０閣間拡散処理°
し、次いで５５０Ｃ〜９００Ｃの温度で９０ＷｕＲ間の
低温度処理を行い、これらの試料について再び拡がシ抵
抗（Ｒｓ）の測定を行った。その結果を第６図に示した
が、基板抵抗の変化が、６５０Ｃ〜８５０Ｃの温度範囲
において、とりわけ顕著に発生することが明らかとなる
。
、熱処理に関している。係る熱処理温度とＰｔ拡散ウェ
ーハの基板抵抗の変動との関係を明らかにするために、
ＦＺ成長、比抵抗１０Ω−備ｔｙ） ｎ型８１ ウニＬ
−ハに対して、Ｐｔ１９００Ｃ（Ａ）、１０００Ｃ（
６）、ｘｔｏＯＣ（Ｃ’）の温度で４０閣間拡散処理°
し、次いで５５０Ｃ〜９００Ｃの温度で９０ＷｕＲ間の
低温度処理を行い、これらの試料について再び拡がシ抵
抗（Ｒｓ）の測定を行った。その結果を第６図に示した
が、基板抵抗の変化が、６５０Ｃ〜８５０Ｃの温度範囲
において、とりわけ顕著に発生することが明らかとなる
。
実施例 Ｉ
ＦＺ引上げ、比抵抗１０Ω−、、ｃＤｎ型３ ｉ ウｘ
−ハを基板（拡がり抵抗（Ｒｓ）＝１．４Ｘ１０’Ω）
として両面にリン拡散層を形成し、次いで１面のリン拡
散層？選択的に除去し、次いでボロン・デボ拡散トドラ
イブ拡散（１２５０Ｃ−ｉｃｔａｙ）ｖ行い、第１図に
示したが如きｐ”−ｎ−ｎ＋ダイオードを構成した。こ
の時に拡散層のドライブ・イン拡散時の雰囲気はＮ、ガ
スとし、０２ の基板への混入を防止りた６しかる後に
Ｐｔをボロン拡散面におよそ２００人厚さでスノくツタ
・デポジションを行い、次いで１００ＯＣで４０１１ｔ
ＪＡのＰｔ拡拡散処理性行、この後に残存のＰｔは王水
によって処理した。
−ハを基板（拡がり抵抗（Ｒｓ）＝１．４Ｘ１０’Ω）
として両面にリン拡散層を形成し、次いで１面のリン拡
散層？選択的に除去し、次いでボロン・デボ拡散トドラ
イブ拡散（１２５０Ｃ−ｉｃｔａｙ）ｖ行い、第１図に
示したが如きｐ”−ｎ−ｎ＋ダイオードを構成した。こ
の時に拡散層のドライブ・イン拡散時の雰囲気はＮ、ガ
スとし、０２ の基板への混入を防止りた６しかる後に
Ｐｔをボロン拡散面におよそ２００人厚さでスノくツタ
・デポジションを行い、次いで１００ＯＣで４０１１ｔ
ＪＡのＰｔ拡拡散処理性行、この後に残存のＰｔは王水
によって処理した。
係る後に本発明による７００Ｃで９０駆のＮ。
ガス中の熱処理を行った。ＦＺクエーハでＰｔ拡散温度
が１００Ｏｃの場合には９０１１ＩｉＲで十分でめゐ。
が１００Ｏｃの場合には９０１１ＩｉＲで十分でめゐ。
Ｐｔ拡拡散震度ｌ１００Ｃと高い場合には第２図および
第４図に示したが如くに１６駆程度のアニール処理が必
要となる。さて係る熱処理によって、エミッタＰＩ層下
の弐面よりおよそ４０μｍｉｌさ領域のｎ杉ベース層の
拡がり抵抗Ｒｓは、Ｐｔ拡散後には〜１．７Ｘ１０’Ω
でめったものが〜３．０Ｘ１０’ Ωまで増大した。こ
れは比抵抗に換算すると、従来法で１３Ω−鋸の基板が
、本発明によって２５Ω−備まで増加したことに対応す
る。したがって従来法ではｌベレット６５０Ｖの耐圧よ
り得られないが、本発明によってｌペレツに９００Ｖの
耐圧まで高められる効果が生じる。
第４図に示したが如くに１６駆程度のアニール処理が必
要となる。さて係る熱処理によって、エミッタＰＩ層下
の弐面よりおよそ４０μｍｉｌさ領域のｎ杉ベース層の
拡がり抵抗Ｒｓは、Ｐｔ拡散後には〜１．７Ｘ１０’Ω
でめったものが〜３．０Ｘ１０’ Ωまで増大した。こ
れは比抵抗に換算すると、従来法で１３Ω−鋸の基板が
、本発明によって２５Ω−備まで増加したことに対応す
る。したがって従来法ではｌベレット６５０Ｖの耐圧よ
り得られないが、本発明によってｌペレツに９００Ｖの
耐圧まで高められる効果が生じる。
このように本発明によれば、比較的低比抵抗基板ウェー
ハを投入しても実質的に高比抵抗基板投入と同一の効果
を生じせしめ、高耐圧素子の形成はきわめて容易になる
。さらにまた、とりわけ複数の半導体ペレットヲ直列接
続する積層ダイオードの製造においては、所定耐圧を得
るのにベレット数を減らすことができる。例えば１５Ｋ
Ｖの耐圧は、従来は２３ペレツトによって得られていた
が、本発明によれば１９ケのベレットで構成でき、この
ことはダイオード製造原価の低減につながる。
ハを投入しても実質的に高比抵抗基板投入と同一の効果
を生じせしめ、高耐圧素子の形成はきわめて容易になる
。さらにまた、とりわけ複数の半導体ペレットヲ直列接
続する積層ダイオードの製造においては、所定耐圧を得
るのにベレット数を減らすことができる。例えば１５Ｋ
Ｖの耐圧は、従来は２３ペレツトによって得られていた
が、本発明によれば１９ケのベレットで構成でき、この
ことはダイオード製造原価の低減につながる。
実施例 ２
ＣＺ引上げ、比抵抗１０Ω−＞（Ｄ ｎ ｑ ８ ｉ
’７ 、：ｃ−ハを基板として、実施例１と同一のプロ
セスでｐ＊ 、−ｎ＋ダイオードを構成し、さらに同
一のＰｔ拡散、ならびに本発明による７００Ｃで９０閣
のＮ、ガス中の熱処理を行った。これによって実施例１
１ｃ記述した効果が得られた。
’７ 、：ｃ−ハを基板として、実施例１と同一のプロ
セスでｐ＊ 、−ｎ＋ダイオードを構成し、さらに同
一のＰｔ拡散、ならびに本発明による７００Ｃで９０閣
のＮ、ガス中の熱処理を行った。これによって実施例１
１ｃ記述した効果が得られた。
ただし、係るＣｚクエーハの場合にはアニール時間は第
３図および第５図に示したように６ｈ以上とすることは
好ましくない。最適なのは９０ｍである。
３図および第５図に示したように６ｈ以上とすることは
好ましくない。最適なのは９０ｍである。
実施例 ３
実施例１（ＦＺ引上げ、比抵抗ｌＯΩ−口のｎ型Ｓｉウ
ェーハ）において、ボロン拡散後のドライブ・イン処理
をｄｒｙＱ、雰囲気中でｌ ｄａｙ行った。係る後に、
実施例１と同じにＰｔ拡散処理を行い、しかり後に本発
明に従い７００Ｃで６ｈの熱処理を行った。これによっ
てｎ型ベース層の拡がり抵抗Ｒｓは、Ｐｔ拡散後には〜
１．７ＸｌＯ’Ωでめったものが、アニール処理後には
実施例１と同一の３．０Ｘ１０’Ω となり、これによ
って同じ〈実施例に記述した如き効果が得られた。なお
この時に、ｒｏｏｃで６ｈ以上の熱処理を行うと、基板
抵抗は減少し始め、およそ２４ｈ後には基板抵抗はもと
の基板抵抗に復帰する。したがって高比抵抗基板を得て
、高耐圧化を計る意味からしたら、６ｈにとどめるのが
好ましい。
ェーハ）において、ボロン拡散後のドライブ・イン処理
をｄｒｙＱ、雰囲気中でｌ ｄａｙ行った。係る後に、
実施例１と同じにＰｔ拡散処理を行い、しかり後に本発
明に従い７００Ｃで６ｈの熱処理を行った。これによっ
てｎ型ベース層の拡がり抵抗Ｒｓは、Ｐｔ拡散後には〜
１．７ＸｌＯ’Ωでめったものが、アニール処理後には
実施例１と同一の３．０Ｘ１０’Ω となり、これによ
って同じ〈実施例に記述した如き効果が得られた。なお
この時に、ｒｏｏｃで６ｈ以上の熱処理を行うと、基板
抵抗は減少し始め、およそ２４ｈ後には基板抵抗はもと
の基板抵抗に復帰する。したがって高比抵抗基板を得て
、高耐圧化を計る意味からしたら、６ｈにとどめるのが
好ましい。
さらにまたＰｔ拡散によるスイッチング速度の同上の点
からも、アニール時間を６ｈにとどめることは好ましい
。第７図は８９０Ｃ囚、９３０Ｃ（ａ９６０叩でＰｔ拡
散を打具試料の、ステップ・シカバリー法によって測定
したスイッチング速度”ｎ （Ｉｎ ＝２ｍＡ）と、７
００ Ｃ１７）７＝−ル処理時間との関係會示している
。τ！は１６ｈ４度以上のアニール処理を行うと急激に
増大する傾向にあ一す、したがって１６ｈ以下、もつと
も好ましくは６ｈ程度とすることがよい。
からも、アニール時間を６ｈにとどめることは好ましい
。第７図は８９０Ｃ囚、９３０Ｃ（ａ９６０叩でＰｔ拡
散を打具試料の、ステップ・シカバリー法によって測定
したスイッチング速度”ｎ （Ｉｎ ＝２ｍＡ）と、７
００ Ｃ１７）７＝−ル処理時間との関係會示している
。τ！は１６ｈ４度以上のアニール処理を行うと急激に
増大する傾向にあ一す、したがって１６ｈ以下、もつと
も好ましくは６ｈ程度とすることがよい。
なお本実施例において述べたが如きのＦＺウェーハにお
ける基板比抵抗の低抵抗化は、ＦＺウェーハを使用して
いても、素子製造の工程がＯ１雰囲気中であることによ
って、本来のＦＺウェーハとしての性質を失い、半ばＣ
ｚウェーハに類似した変化？示しているものと理解され
る。
ける基板比抵抗の低抵抗化は、ＦＺウェーハを使用して
いても、素子製造の工程がＯ１雰囲気中であることによ
って、本来のＦＺウェーハとしての性質を失い、半ばＣ
ｚウェーハに類似した変化？示しているものと理解され
る。
実施例 ４
ＦＺ成長、ｎ型、比抵抗１４Ω−鋸のＳｉウェーハを基
板として、実施例３に述べたプロセスでダイオードを構
成し、係る後にＰｔ拡散処理を９７５Ｃで４０閣間行っ
た。この後に、既に説明しであるように、高耐圧を得る
目的で、ダイオード・ペレットを直列接続すべく、Ａｌ
’ｒバインダーとするペレットのアロイ処理、モリブデ
ン電極接着処理、ガラス巻処理を行った。これらの処理
は平均的には各処理毎に７００〜７３０ＣでｌＯ騙から
３０−程度の熱処理である。この処理によって順方向電
圧降下（ＦＶＤ）はペレット当シＰ１拡散後におよそ０
．９ Ｖであったものが、１．。
板として、実施例３に述べたプロセスでダイオードを構
成し、係る後にＰｔ拡散処理を９７５Ｃで４０閣間行っ
た。この後に、既に説明しであるように、高耐圧を得る
目的で、ダイオード・ペレットを直列接続すべく、Ａｌ
’ｒバインダーとするペレットのアロイ処理、モリブデ
ン電極接着処理、ガラス巻処理を行った。これらの処理
は平均的には各処理毎に７００〜７３０ＣでｌＯ騙から
３０−程度の熱処理である。この処理によって順方向電
圧降下（ＦＶＤ）はペレット当シＰ１拡散後におよそ０
．９ Ｖであったものが、１．。
Ｖまで増大したが、同時に基板比抵抗はＰｔ拡散後の２
２Ω−αから３０Ω−ｃＷｌまで増加し、それにみあい
逆耐圧は８００ｖからｌ１００Ｖまで向上した。
２Ω−αから３０Ω−ｃＷｌまで増加し、それにみあい
逆耐圧は８００ｖからｌ１００Ｖまで向上した。
実施例 ５
実施例４において、ペレット直列接続のための熱処理倉
行う前に、あらかじめ７００Ｃで６ｈの熱処理を行った
。この後に実施例４に示したが如き熱処理工程を通過さ
せた。
行う前に、あらかじめ７００Ｃで６ｈの熱処理を行った
。この後に実施例４に示したが如き熱処理工程を通過さ
せた。
これによって実施例４においては、ロフト内ＦＶＤＩ直
のバラツキが±８％であったものが、±２チに減少し、
特性の安定化に寄与した。
のバラツキが±８％であったものが、±２チに減少し、
特性の安定化に寄与した。
以上に詳述した如くに、本発明はＰｔ拡散Ｓｉウェーハ
を低温度処理する際に生じるアクセプターの発生を利用
し、実質的に高比抵抗基板を獲得し、高耐圧素子製造を
容易ならしめるものであり、本実施例には示してはいな
いが、使用する基板比抵抗２０Ω−α程度のものを利用
すれば％Ｐｔ拡散温度１０００ｔｌｌ’前後でも実質的
に１００Ω−一基板を獲得することに、いささかの困難
も伴わない。ＦＺ成長で２０９−ｍの比抵抗のウェーハ
を入手することは比較的容易でも、１００Ω−ｍウェー
ハを入手することは難しい。そのことが本発明によれば
容易に実質的に実現できる。さらにまた本発明はライフ
タイム・キラーＰｔとしての性質を破壊せずに、上記の
高比抵抗獲得条件を与えて−る。その上に本発明は、０
．処理を行うことによってＦＺクエーハがＣＺウェーハ
に類似した変化をすることを示している。この性質に着
目するなら、前記の虹〈の低温度処理によって、予定以
上に高比抵抗基板となった時には、Ｐ ｔＯｘの複合化
合物によるドナー発生によって、比抵抗 □調整管可
能ならしめる。
を低温度処理する際に生じるアクセプターの発生を利用
し、実質的に高比抵抗基板を獲得し、高耐圧素子製造を
容易ならしめるものであり、本実施例には示してはいな
いが、使用する基板比抵抗２０Ω−α程度のものを利用
すれば％Ｐｔ拡散温度１０００ｔｌｌ’前後でも実質的
に１００Ω−一基板を獲得することに、いささかの困難
も伴わない。ＦＺ成長で２０９−ｍの比抵抗のウェーハ
を入手することは比較的容易でも、１００Ω−ｍウェー
ハを入手することは難しい。そのことが本発明によれば
容易に実質的に実現できる。さらにまた本発明はライフ
タイム・キラーＰｔとしての性質を破壊せずに、上記の
高比抵抗獲得条件を与えて−る。その上に本発明は、０
．処理を行うことによってＦＺクエーハがＣＺウェーハ
に類似した変化をすることを示している。この性質に着
目するなら、前記の虹〈の低温度処理によって、予定以
上に高比抵抗基板となった時には、Ｐ ｔＯｘの複合化
合物によるドナー発生によって、比抵抗 □調整管可
能ならしめる。
かくの如くに、本発明は工業的に秀れた知見を与え、そ
の結果は著しい。
の結果は著しい。
第１図はＰ′″−ｎ −ｎ ”ダイオードの概念を、第
２図〜第５図は、Ｐｔ拡散ウェーハを低温熱処理した時
の拡がり抵抗Ｒｓの変化を、第６図はＲｓの変化の低温
熱処理渦層依存性を、第７図はｐｉ拡散ウつ−ノ・のス
イッチング速度τ８と低温熱処″￥Ｅ １ 図 ′！Ａ６図 第 ２ 図 ￥−Ｊ３図 →アニール時肉、〔ｋ］ 第 ４Ｉ２１ ￥Ｊ ５ 図 → アニーＩム昨向 〔に〕 １ ７ 図 →アニール科内Ｃに］ ＝２（
２図〜第５図は、Ｐｔ拡散ウェーハを低温熱処理した時
の拡がり抵抗Ｒｓの変化を、第６図はＲｓの変化の低温
熱処理渦層依存性を、第７図はｐｉ拡散ウつ−ノ・のス
イッチング速度τ８と低温熱処″￥Ｅ １ 図 ′！Ａ６図 第 ２ 図 ￥−Ｊ３図 →アニール時肉、〔ｋ］ 第 ４Ｉ２１ ￥Ｊ ５ 図 → アニーＩム昨向 〔に〕 １ ７ 図 →アニール科内Ｃに］ ＝２（
Claims (1)
- １、Ｓｉ結晶を基板として半導体素子を形成し、かつ該
基板中にＰｔをドーピングしたのち、該半導体素子を６
５０〜８５０ｃで熱処理する工程を含むことを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57083010A JPS58200544A (ja) | 1982-05-19 | 1982-05-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57083010A JPS58200544A (ja) | 1982-05-19 | 1982-05-19 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58200544A true JPS58200544A (ja) | 1983-11-22 |
Family
ID=13790272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57083010A Pending JPS58200544A (ja) | 1982-05-19 | 1982-05-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58200544A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4987098A (en) * | 1988-08-10 | 1991-01-22 | Fuji Electric Co., Ltd. | Method of producing a metal-oxide semiconductor device |
| JP2008177296A (ja) * | 2007-01-17 | 2008-07-31 | Toyota Central R&D Labs Inc | 半導体装置、ｐｎダイオード、ｉｇｂｔ、及びそれらの製造方法 |
-
1982
- 1982-05-19 JP JP57083010A patent/JPS58200544A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4987098A (en) * | 1988-08-10 | 1991-01-22 | Fuji Electric Co., Ltd. | Method of producing a metal-oxide semiconductor device |
| JP2008177296A (ja) * | 2007-01-17 | 2008-07-31 | Toyota Central R&D Labs Inc | 半導体装置、ｐｎダイオード、ｉｇｂｔ、及びそれらの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104781918B (zh) | 半导体外延晶片的制造方法、半导体外延晶片以及固体摄像元件的制造方法 | |
| US6136727A (en) | Method for forming thermal oxide film of silicon carbide semiconductor device | |
| DE112014007334B3 (de) | Sauerstoffpräzipitation in stark dotierten Siliciumwafern, geschnitten aus nach dem Czochralski-Verfahren gezüchteten Ingots | |
| US8241941B2 (en) | Method of purifying a crystalline silicon substrate and process for producing a photovoltaic cell | |
| JP2005220013A (ja) | 高度にドープされた半導体ウェハの製造法および転位のない高度にドープされた半導体ウェハ | |
| US3988766A (en) | Multiple P-N junction formation with an alloy droplet | |
| EP0214485B1 (de) | Asymmetrischer Thyristor und Verfahren zu seiner Herstellung | |
| JPH06112146A (ja) | 拡散型シリコン素子基板の製造方法 | |
| JPS58200544A (ja) | 半導体装置の製造方法 | |
| JPH05291097A (ja) | シリコン基板およびその製造方法 | |
| US4963509A (en) | Gold diffusion method for semiconductor devices of high switching speed | |
| JP3022045B2 (ja) | シリコンウエハの製造方法及びシリコンウエハ | |
| US3972741A (en) | Multiple p-n junction formation with an alloy droplet | |
| JP2006040972A (ja) | シリコンエピタキシャルウェーハおよびその製造方法 | |
| JPS6122455B2 (ja) | ||
| US4266990A (en) | Process for diffusion of aluminum into a semiconductor | |
| CN100472710C (zh) | 半导体基材及其制作方法 | |
| JPS60234330A (ja) | 改良した半導体基板 | |
| JPS60117665A (ja) | サイリスタの製造方法 | |
| JPS6295860A (ja) | 半導体装置の製造方法 | |
| JPH077768B2 (ja) | 半導体装置の製造方法 | |
| JP6988737B2 (ja) | シリコンウェーハの製造方法及びシリコンウェーハ | |
| JPH0294625A (ja) | 多結晶シリコン膜、その膜の形成方法及びその膜を用いた光起電力装置 | |
| JPS5989460A (ja) | サイリスタの製造方法 | |
| JPS60198736A (ja) | 半導体装置の製造方法 |